40_仿真验证 01 —— 开源仿真与设计工具：免费工具链在电源设计中的位置

本篇回答的问题：仿真在开关电源开发流程里到底占哪几步？哪些活必须交给工具、哪些活工具干不了？以及——不花钱能把活干到什么程度？本篇按“工具干什么 → 在流程哪一步用 → 上手路径 → 库内素材 → 陷阱”五段式盘点：LTspice（免费主力）、PSIM/PLECS/SIMPLIS（付费分界）、原厂数字配置与设计计算器、磁件与电解寿命计算平台、开源生态（FEMM/Python/KiCad 等），最后收敛成仿真纪律与工具矩阵。

姊妹篇：02_GeckoCIRCUITS实战（开关变换器瞬态）、03_LTspice_ngspice实战（纹波比对+wine 陷阱）、04_电磁场仿真_Gmsh_GetDP（磁 FEA）——本篇的“上手篇”三连——用本机 GeckoCIRCUITS 真跑 PFC/LLC 模型并完成数据比对（本篇缺失的“Gecko 正文素材”在 02 篇补齐）。 与库内文档的关系：仿真在流程中的位置见 05_设计开发流程与不良品分析（流程第 4 步“仿真”门禁）与 07_项目管理与沟通技巧（W3 门禁）；LTspice 环路扫描的边界见 03_控制理论/04_环路实测与整定流程 §6.4；平均模型设计例见 TL431 TND381 全译 与 Basso 光耦环路补偿全译；MLCC 非线性模型进 LTspice 的完整链路见 Würth ANP114 全译；EMI 滤波器仿真见 ANP015 全译；数字配置工具见 XDPS2201 设计指南精译 与 XDPS21071 设计指南精译；磁件手算方法见 Magnetics 粉芯技术章精译；寿命公式见 Nichicon 全译。

数据规范：软件功能描述一律按公开常识口径，不硬写具体版本号与菜单路径（以当前版本界面为准）；库内素材逐条标出处；工程经验标「业界经验」；严禁编造 benchmark 数字（各工具速度对比只给定性量级，不给具体秒数）；“待核实”单独列表。

1. 仿真在电源流程的定位：仿什么、不仿什么

1.1 先给结论

仿真在电源流程里是流程第 4 步的“低成本试错台”：在烧板之前验证“想法没有低级错误”。它不是验证手段——验证靠实测。库内流程篇给它的门禁写得很清楚：仿真的交付物是“仿真模型 + 波形/环路结果”，通过标准只有一条“关键点与计算对得上”（出处：05_设计开发流程与不良品分析 流程表第 4 步）；项目管理篇把它排在 W3“详细设计 + 仿真”周，与计算复核会同过（出处：07_项目管理与沟通技巧 §3 计划分解）。仿真的产出要跟手算比对，对不上先查模型，再查手算——两者都对再谈别的。

1.2 该仿的四类活

1.3 不该仿/仿不准的三类项目

1. 磁件精确损耗：Steinmetz 参数是窄工况拟合，超出测量频段/纹波比就是外推；绕组涡流、温升对磁参数的反馈，通用电路仿真器根本不建模。库内的正规做法是“损耗双核算手算（铜损 DC/AC + 铁损查曲线五步）→ 热实测收口”（出处：电感深潜 §5、02_反激变压器设计 §6）。
2. EMI 最终判定：仿真只做滤波器级预估（且 ANP015 的仿真也是“计算 vs 预合规”链路的一环）；合规判定只能进实验室实测——整改方法论见本类 03_电磁兼容设计与整改，那是“流程”，不是任何仿真器能替代的。
3. 寿命与散差：电解寿命按式 2-19 统计模型算 + 温度实测（Nichicon 原文明确“建议用热电偶实测温升”，出处：02_热设计 §5.4）；光耦 CTR 批次散差、电解 ESR 随寿命漂移、PCB 杂散——“设计给 60° 实测 20°”的全部来源都不在任何模型里（出处：04_环路实测与整定流程 §6.4）。

1.4 简述纪律

量级靠心算，精算交给仿真，判决交给实测——电路原理篇的口径：“精算一条指数曲线，在 R、C 只是标称值的情况下是假精确”（出处：01_电路原理通识 §4.3）。仿真前先手算出预期值；仿真结果如果跟手算差一个量级，先怀疑模型（或手算）有错，而不是急着相信任何一边。

“数据比对”长什么样——ANP015 给了标准示范：单级滤波器 CM 插入损耗手算 41 dB，LTspice 仿真读数 40~43 dB，两级滤波器从 350 kHz 起比单级多最多 30 dB 的增益也是“计算先有预期、仿真随后确认”（出处：ANP015 全译 §3/§5）。手算给量级与符号，仿真补波形与寄生细节，两者咬合才进下一道门。

2. LTspice：免费主力

2.1 这工具干什么

LTspice 是 Analog Devices（收编 Linear Technology 后维护）提供的免费 SPICE 仿真器（公开常识口径）：器件级瞬态仿真 + 小信号 AC 扫描，自带元件库与示例电路，无节点数/时长限制。它的强项恰恰是开关电源最需要的两件事——开关级瞬态波形和基于工作点线性化的环路频响。

2.2 在电源流程哪一步用

03 设计计算篇算完变压器匝数、R_CS、补偿元件之后，04 烧板之前的核对步（04 篇门禁）。具体三种用法对应库内三条素材链：

• 环路设计（平均模型）：用原厂或文献的控制器平均模型（PWM switch / PWMCM 等）搭功率级，.AC 扫描得环路 T(s)，核对 fc、PM、零极点位置——TND381 的全部设计例、五步法的第 3~4 步（用仿真核对裕量）都是这条链（出处：TND381 全译；04_环路实测与整定流程 §6.4）。
• 验证解析结果：Basso 的做法是“解析算一遍、SPICE 再跑一遍，互相确认可信”——NCP1027 反激开环仿真例即此（出处：Basso 环路补偿全译 图 4 与 §4）。
• 瞬态与应力：原厂功率器件模型做 CIL/双脉冲类仿真，看驱动峰值电流与开关波形（出处：SiC 栅驱动全译 §4，模板 DPT_Test_Stand_HB.asc）。

2.3 上手路径与模型从哪来

1. 从 ADI 官网下载安装（免费，公开常识；界面细节以当前版本为准）。
2. 控制器模型：TI 在各 IC 产品页提供 PSpice/LTspice 格式的模型下载（公开常识口径，具体入口以官网为准）；onsemi、Infineon、Wolfspeed 等同样在产品页/技术文档提供模型，Wolfspeed 部分模块模型直接内置在 LTspice 库中（出处：SiC 栅驱动全译）。存疑：任务侧提到“UCC28781 EVM 的 PSPICE 链接”——库内 UCC28781 EVM 精译及其源文本均无 PSpice 字样，本篇不作为库内素材引用（见文末存疑表）。
3. 平均模型：Basso 著作（Switch-Mode Power Supplies: SPICE Simulations and Practical Designs）配套的自切换平均模型，库内两篇全译把电路与参数区完整照录，照抄即可复现（出处：Basso 环路补偿全译、TND381 全译 P56）。
4. 非线性无源模型：Würth ANP114 给出从 C-V 曲线到 LTspice 电荷方程的完整链路（见 2.4）。

2.4 库内素材：把真电容装进仿真器（ANP114 链路）

标称 22 µF 的 MLCC 在母线偏压下可能只剩一半——用标称值仿真，纹波和环路增益都是假的。ANP114 的三步法把 DC-bias 跌落装进 LTspice（出处：MLCC 铁电特性全译 译者附注 1）：

1. 取数：从 REDEXPERT 或实测取 C-V 曲线，读出 a（V=0 容量）、Cs = C(Vmax)、VC（峰位）、Vmax；
2. 拟合：只拟合 b 与 h（式 3/4/5 的 sech² 模型，表 2 十九只 MLCC 的拟合参数全录，RMSRE 约 1%）；
3. 进仿真器：用式 (25) 电荷方程（sech² 积分 = tanh）写成 LTspice 的电荷表达式——仿真器要的是“电荷 vs 电压”，不是“容量 vs 电压”（式 6）。

注意模型有效条件：交流幅度 < 额定电压 10%、初始态为退火后的随机极化态——超域使用就是“仿真过了”的假象（同篇 §8）。库内联动实例：NCP1568 EVM 的 C3225X7T2W224K200AA 等 MLCC 的去耦容量都应按此法做 DC-bias 降额核对（同篇开篇）。

2.5 收敛性与开关电路的仿真陷阱（业界经验）

• 不收敛：开关变换器是强非线性刚性系统，仿真器撞墙时常见对策（业界经验）：给时间步设上限避免“步子迈过开关沿”；用 .options 指令放宽/调整求解容差；给关键节点并小电导、给方波源加斜坡；开机用缓启动源而非硬阶跃。先怀疑模型再调数值——容差调松到“能跑完”往往把假波形跑出来了。
• 理想化陷阱（逐条对号）：

• 数据表模型无散差：模型参数是 typ 一档，跑出来的“最坏情况”不坏——最坏情况靠角落扫描与实测（§7）。

2.6 第一个环路仿真的最短路径（照 TND381 链）

1. 搭功率级平均模型：控制器平均模型块（如 PWMCM）+ 匝比/电感/输出电容，参数区照抄库内全译的截图标注（TND381 全译 P56：L、Fs、Ri、Se 一页列全）；
2. 建直流偏置点：先确认稳态工作点对（TND381 例：查偏置点 V_out = 12 V“正确”才继续）——偏置点错了，AC 扫描全废；
3. .AC 扫描：在误差放大器注入点断环扫描，读 fc 与 PM；
4. 数据比对：与手算总核算比（UC3842 官方例：手算 fc=1.77 kHz、PM 分项见 01_控制原理通识 §5.3）——对不上回第 1 步查模型；
5. 摆元件：换补偿 RC 再扫，TND381 五步法的第 3~4 步就是“仿真核对裕量”（出处：04_环路实测与整定流程 §6.4）。

3. PSIM / PLECS / SIMPLIS：付费专业工具与 LTspice 的分界

3.1 这三样干什么、跟 LTspice 差在哪

三者都是付费的电力电子专用仿真器（公开常识口径，功能描述不涉版本）：

与 LTspice 的分界本质是平均模型 vs 周期级/器件级的取舍（业界经验，定性不给 benchmark 数字）：LTspice 里跑开关级瞬态，仿真时间与开关沿数量成正比，扫负载/输入角落、看毫秒级软启动就很磨人；平均模型快但丢掉开关纹波与逐周期保护行为；PSIM/PLECS 用理想化换取速度，SIMPLIS 用分段线性兼顾“逐周期细节”与“AC 扫描”。

3.2 什么时候值得买

• 需要周期级 AC + 真实保护/控制行为（SIMPLIS 的典型场景：变频/跳周期/突发模式这类“平均模型画不出来”的环路）；
• 需要电-热联合（PLECS：把损耗核算和热阻链装进同一次仿真——对应库内 02_热设计 的损耗→热阻链流程）；
• 需要大功率/多拓扑平台化复用：模型库一次搭好、项目间复用，免费链的手工搭建成本开始超过 license 费（业界经验）；
• 公司标准或客户指定工具链。

不买的替代路线：TND381 已证明“解析手算 + LTspice 平均模型”能把环路设计走到实测前的全部深度（出处：TND381 全译）——单项目、经典拓扑、定频控制，免费链够用；变频/数字策略/电热耦合，才轮到付费工具登场。

3.3 三问自查：这个项目要不要上付费工具

1. 我的环路是不是“平均模型画不出来”的？——变频/跳周期/突发/逐周期 ZVS 伺服这类策略环路（XDPS2201 的逐周期伺服是库内极端例），平均模型失真，需要周期级 AC（SIMPLIS 路线）；定频电流/电压模式，LTspice 平均模型就够。
2. 我是不是要把损耗核算和热阻链跑进同一次仿真？——高功率密度、被动散热靠自然对流的项目，电热联合收益大（PLECS 路线）；(adapter 类) 低功率项目手算热核算即可（02_热设计 流程）。
3. 模型库会不会复用？——一个团队持续做同族拓扑，模型库搭一次用三年，license 费摊得平；一次性项目，免费链的手工成本更低（业界经验）。

三问都是“否”，就留在 LTspice + 手算——工具预算应该花在卡住流程的地方，而不是花在焦虑上。

4. 原厂数字配置与设计计算工具

4.1 Infineon .dp vision：数字电源的“仿真之外的另一半”

数字控制 IC 不靠 RC 整定，靠参数配置——这类原厂工具是唯一入口，不是“可选加速器”。库内两颗英飞凌数字 IC 的配置链路：

• XDPS2201（AHB 混合反激，Flash 型可反复改写）：.dp vision GUI + MFIO 单脚 UART 写参数。设计指南 §5.2 给出完整操作规程：接口板固件版本核验 → 加载签名（signed）.csv → 参数区修改（越限值变红告警）→ Test Configuration Set（试跑不烧写）→ Burn（正式烧写） 两步走。可配置参数在 GUI 中分 10 组：System setting、Dimensioning、HB、RVS/DCM operation、Burst、Start-up、Protections、Mode threshold、Jitter、Others（出处：XDPS2201 设计指南精译 §5.2/§5.3——库内有十组参数全译，本篇不重复）；参数符号与容差等级 TC_xxx 的 min/max 推导见 01_规格书全译 表 5~22。
• XDPS21071（ZVS 反激，OTP 一次性可编程）：.dp Vision + dpIFGen2 隔离接口板（VCC/UART/GND 三线）写入 OTP，烧错不可改写——设计指南第 8 章给安装与参数设置全流程，且明确“先在评估板验证全套参数”（出处：XDPS21071 设计指南精译 §8；XDPS21071/04：产线用 .dp Vision 回读全部参数并与受控基线比对）。
• 工程后果（65W 对比篇的原话口径）：数字方案的“产线没工具就是'即焊不可用'”——配置工具、测试点、烧写治具要进 BOM 和产线文件，不是研发顺手的软件（出处：65W 五拓扑对比 §4）。

上手路径：工具与签名 csv 随设计指南/参考设计分发（以英飞凌官网当前交付物为准）；硬件需配套接口板。陷阱：未签名的 csv 不受支持；接口板固件版本不匹配会连不上——先核版本再接线（以上均 XDPS2201/05 §5.2 原文口径）。

4.2 TI 的模型与设计计算器

• 模型下载：TI 各 IC 产品页提供 PSpice/LTspice 模型与仿真工程（公开常识口径，入口以官网为准）；免费版 PSpice for TI 面向 TI 客户开放（同口径）。配套模型缺失时，Basso 平均模型是“自己造控制器模型”的成熟路径（§2.3）。
• PowerStage Designer 等设计计算器：TI 的功率级设计计算工具，输入规格输出应力/元件初值（公开常识口径，功能以当前版本为准）。定位是 03 设计计算篇的“初值速查”——算完仍要按 DS 公式链复核并代入实测收口，不能当设计书用。
• 上手路径：从 IC 产品页的 Design & Development 一栏进（以官网为准）；库内各 IC 的 03 篇（如 UCC28781/03）就是这类“公式链设计例”的手算版，两者互为验算。

陷阱：计算器输出的是典型工况初值，无 min/max、无角落；把计算器截图当设计依据，是评审会上的经典扣分项（业界经验）。

5. 磁件与电解寿命工具：厂商在线平台

5.1 Würth REDEXPERT：DC-bias 与 AC 损耗的在线查询

干什么：Würth 的在线设计平台（公开常识口径），查自家元件的 C-V（DC-bias）曲线、阻抗-频率曲线、电感 AC 损耗/温升，并输出仿真模型。流程位置：11 器件选型层的“读曲线”步骤——替代翻 PDF 曲线图。

库内素材（三条独立引用链，说明它已是本库口径的一部分）：

1. ANP114 的十九只 MLCC 拟合数据取自 REDEXPERT 平台，C-V 取数是三步法第 1 步（出处：MLCC 铁电特性全译 表 2 原注与译者附注）；
2. ANP015 多处直接用 REDEXPERT 光标读数，且读数直接进公式：共模电感差模阻抗曲线取线性上升/感性区，光标置于 1 MHz 读 92 Ω → 漏感 $L_{DM} = 92/(2\pi\times1\,\mathrm{MHz}) = 14.6\ \mu H$（式 8）→ 再反推 X 电容 1.92 µF（式 9）——一条“曲线读数→设计值”的完整示范（出处：ANP015 全译 §3）；压敏电阻 V/I 曲线外推最坏钳位同样用光标读数（同篇 §7）；
3. “标称电感量不是起始值”：1 mH 纳米晶 CMC 在 1 MHz 只剩 0.146 mH——要在开关频率处用 REDEXPERT 读共模阻抗并避开自谐振点（同篇 §11；02_电磁兼容 §4 沿用此口径）。

电容家族的选型总纲已把它写成规则：“选型时按工作点偏压查 REDEXPERT/厂商曲线，勿用标称值”（出处：电容家族 README）。

陷阱：在线平台算的是自家产品曲线的插值——它告诉你 Würth 这只电容偏压后剩多少，不告诉你隔壁友商的；混用品牌时各查各的。

5.2 Magnetics 粉芯工具与送样流程

干什么：Magnetics（磁材原厂）提供粉芯（Kool Mµ/High Flux/MPP 等）的在线选芯与损耗计算工具，以及样品申请通道（公开常识口径，入口以官网为准）。流程位置：PFC/大电流扼流圈的选芯步骤。

库内对应：工具算的三件事，库内全有手算版——

先会手算再用工具：手算让你知道工具算的是哪一法、假设是什么；工具算完仍要过“损耗限制 vs 偏置限制”判据（出处：电感深潜 §6.1，NCP1622 的 560 µH 实例）。送样流程（业界经验）：选芯工具给出候选料号后直接走原厂样品申请，样机阶段拿散片自己绕、绕完实测 L-I 曲线核对工具预测——粉芯软饱和兜底验证就靠这一步。陷阱：粉芯损耗对纹波比极敏感，工具的默认激励若与你实际 ΔB 不符，结果差很远——把库内 03 篇“损耗双核算”当交叉验算。

5.3 Coilcraft 选型工具

Coilcraft 的 DC-DC Optimizer 与 Power Inductor Finder（出处：Coilcraft 精译 参考文献 ②③ 照录）：输入 DC-DC 工况，按损耗/温升排序成型电感。用法同上——“乘负载电流读 ESR 曲线”的经典误读（0.9 W vs 0.064 W 两项核算）就是该篇的核心教训，工具不能替你避开。

5.4 Nichicon 寿命计算器 ↔ 库内寿命公式

Nichicon 官网提供铝电解寿命计算工具（公开常识口径，以官网为准）。它就是库内寿命主公式的表单化：$L_n = L_o \times 2^{(T_o - T_n)/10} \times 2^{\,1-\Delta t_n/K}$（式 2-19），温度指数项 + 纹波平方温升项（出处：Nichicon 全译 §2-9-6；02_热设计 §5.5 的 61 500 h ≈ 7 年代入例）。与库内公式的对应与差异：手算版的 K 系数靠手册曲线读数（库内标“图解读数，待核实”），计算器内部用的是厂商数据——两者有出入时以厂商工具/实测为准，这正是库内把 K 列入待核实的原因。陷阱：三个输入（环境温度、纹波电流、频率系数）里，纹波要按式 2-17 合成（工频+高频分量按平方叠加），随手填纹波额定值会算出假寿命（出处：01_可靠性设计 §3.6）。

6. 开源生态：FEMM、Python、KiCad 与更多

6.1 FEMM：2D 磁场有限元（气隙/漏感估算）

干什么：FEMM（Finite Element Method Magnetics）是免费的二维静磁场/低频磁场有限元求解器（公开常识口径），轴对称（旋转对称）模式天然适合磁芯+绕组截面建模。流程位置：02_反激变压器设计 §3（气隙）与 §4（漏感）的数值复核步——手算公式（气隙储能、漏感几何式）在复杂几何（多段气隙、三明治绕组、侧柱）下会失准，FEMM 用能量法算电感、短路法算漏感做交叉验证。上手路径：官网下载（免费）；画截面→赋材料 BH→设绕组电流→求解读能量/力/场分布；漏感按“副边短路、原边加激励”的储能反推（业界经验流程）。陷阱：2D 抓不到 3D 端部效应与引出线耦合；结果精度取决于 BH 数据与网格，复核工具不是设计依据——磁件最终仍以绕完实测 L/漏感为准（反激变压器设计 §8 的验证流程不变）。

6.2 Python：把公式链脚本化

干什么：numpy/scipy/matplotlib 做三件事——批量复算、画曲线、交叉校验。流程位置：贯穿 03 设计计算（复算）与 12 理论（建模直觉）：

• 环路波特图：把 01_控制原理通识 §4 的功率级传递函数（DC 增益、双极点、ESR 零点、RHP 零点）写成函数，scipy 扫频出波特图——UC3842 例 fc≈1.77 kHz、PM 总核算都能脚本复现；
• LLC 增益曲线：按 FHA 增益式扫归一化频率，画不同 Q/Ln 的增益族（库内 04_LLC 各 03 篇公式的直接脚本化）；
• 设计公式链复算：65W 五拓扑对比篇的十二步复算链（式 9→20 逐式代入）就是“每个数字都能跑脚本核一遍”的实践（出处：65W 五拓扑对比 §3.2）；本库自己的 QA 流程也有数字自检脚本（scripts/qa_numeric_check.py，本库工程实践）；
• EVM BOM 交叉校验：pandas 把 EVM BOM 与设计计算值逐行对（UCC28700 EVM 的 16 项交叉校验是库内样板，出处：UCC28700 EVM 精译）。

最小脚本长什么样（以 65W 复算链的一环为样板，数字全部取自库内复算口径）：输入 η=0.85、f_SW=110 kHz、V_BULK(min)=75 V、L_P=1.2 mH、N_PS=1/6——脚本按式 17 重算电感、按式 32 算 RHP 零点 $f_{RHPz}=R_{OUT}(1-D)^2 N_{PS}^2/(2\pi L_{PD})$ 得 7.1 kHz、再按 f_RHPz/4 得带宽 ≈1.8 kHz，一行 assert 与手算值比对（出处：65W 五拓扑对比 §3.2）。脚本的意义不在“算得快”，在换规格时把整条链重跑一遍而不错漏——这正是手算最容易出事的地方。

陷阱：脚本的每个公式都要标出处（DS 式号），否则半年后没人知道某个系数哪来的——本库“复算依据链”的纪律（65W 篇数据规范段）直接照搬到脚本注释里。

6.3 KiCad：免费 EDA 的布局底座

干什么：开源跨平台 EDA（公开常识口径），原理图-PCB-3D 预览-Gerber 输出全链免费无引脚限制。流程位置：Layout 步骤的入门与中小项目主力——库内 05_开关电源PCB布局设计 的全部规则（热回路最小化、安规距离、电解避热）在 KiCad 里逐条可执行。陷阱：KiCad 内置的 ngspice 仿真是“初等”档位，开关电源的主力仿真仍在外部工具（LTspice 等）完成、KiCad 负责布板；厂牌封装库里功率器件的热焊盘尺寸要按数据表核对后再用（业界经验）。

6.4 GeckoCIRCUITS、FreeCAD、openEMS（README 点名待补，简述）

• GeckoCIRCUITS：开源电力电子专用仿真器（源自苏黎世联邦理工学院相关研究，公开常识口径），开关级电路仿真 + 热网络联合，Java 跨平台。定位：LTspice 之外的开源开关级/系统级备选——适合想自定义开关器件行为、或要电热同跑又没有 PLECS 预算的场景（公开常识口径，功能以当前版本为准）。
• FreeCAD：开源 3D CAD（公开常识口径）。电源侧用途：外壳/散热器/变压器骨架的结构建模与干涉检查，与 02_热设计 的风道/布局评审配合。
• openEMS：开源 FDTD 电磁场求解器（公开常识口径），可做辐射 EMI 方向的研究性预估（结构天线效应、电缆辐射直觉）。陷阱：网格/激励/边界条件门槛高、算得慢，结论只能当方向性参考——整改依据仍是 02_电磁兼容 的实测定位法，这是本库铁律。

7. 仿真纪律：模型有效域与“仿真过了 ≠ 实测过了”

7.1 模型有效域：每个模型都有“出厂条件”

• ANP114 的 MLCC 模型明确标注有效条件：交流幅度 < 额定电压 10%、退火初始态（出处：MLCC 铁电特性全译 §8）——超域就是外推；
• 数据表 SPICE 模型是 typ 一档、27 ℃ 一点：没有 min/max、没有温漂、没有老化。CTR 批次散差（五倍级）、电解 ESR 随寿命漂移、磁芯 μ-T 曲线，模型里全没有（出处：04_环路实测与整定流程 §6.4；01_可靠性设计 §6 光耦漂移口径）；
• 厂商工具（REDEXPERT/计算器）输出的曲线插值只在测量覆盖的工况内可信，端点外是外推（§5 各陷阱汇总）。

模型有效域速查：

7.2 “仿真过了”拦不住什么：A 级风险清单的镜鉴

库根《待核实与推断总表》§21 的 A 级风险（影响设计安全/量产决策，新机型设计前必须验证）共 13 条——从 MP6951 式 2 不含 VOUT 的耐压口径差、NCP1681 NTC 开路静默失效、NCP1654 OPL 余量仅 17%，到 SiC 短路消隐窗口、CCM 图腾柱超结 Qrr 20~60 W 量级、GaN 设计输入缺档（出处：01_待核实与推断总表 §21）——没有一条是“仿真运行通过”能拦住的。它们要么是数据表口径缺口（模型照着错口径建，仿真只会更自信地错下去），要么是散差/器件事实（模型里根本没有），要么是必须实测的动态行为。仿真验证的是“设计无低级错误”，实测验证的是“实物无散差误用”——两者都要，后者说了算（环路实测篇 §6.4 原话口径：“仿真替你做不了判决，只替你省试错”）。

7.3 仿真纪律五条（可照做）

1. 仿真前先手算预期值，仿真后比对；差一个量级先查模型与手算，不许默认“仿真对了”（01_电路原理通识 §4.3 口径）。
2. 每个模型标注有效域（条件、typ/min/max、温度点）；报告里写“模型来源 + 版本 + 假设”。
3. 关键角落靠参数扫描逼近，不靠单点“运行通过”；最坏情况判决交给实测（§6.4）。
4. 仿真波形/波特图不当交付证据——交付链里它只是门禁的“与计算对得上”（04 篇流程表）。
5. 量产决策前过《待核实与推断总表》A 级清单——那是仿真管不到的部分（§21 维护约定）。

精炼速查

工具矩阵：任务 → 工具 → 库内素材

免费链最小组合（上手顺序建议）

LTspice（环路+瞬态）→ REDEXPERT（器件曲线）→ Python（公式链复算）→ KiCad（布板），磁件重活再补 FEMM——这套组合能覆盖库内从 UC3842 到 XDPS2201 全部设计例的“计算→仿真→布板”链路，直到变频策略/电热耦合/周期级 AC 需求出现，才需要评估付费工具（§3.2）。

仿真交付物自查清单（过 04 篇门禁前过一遍）

1. 模型来源写了吗？（原厂模型/文献模型/自建，各是哪一版）
2. 直流偏置点核对了吗？（稳态输出电压与手算一致）
3. 手算预期值比对了吗？（fc/PM/纹波/应力，逐项比，差一个量级先停）
4. 元件参数是真值吗？（ESR/DCR/漏感/DC-bias 后容量，非理想化）
5. 交付物写的是“与计算对得上”，不是“仿真结果很好看”？
6. A 级清单过了吗？（仿真管不到的口径缺口/散差/动态行为，见 §7.2）

存疑与待核实（本篇引用中带「待核实」的口径汇总）

上一级：仿真验证