InnoSwitch3-EP — 04 设计要点、常见陷阱与故障排查
资料来源:Power Integrations《InnoSwitch3-EP Family》Datasheet(Rev. W,2024-06):Key Application Considerations(p12~23)、Layout Example(图 12/图 19)、Quick Design Checklist(p21);标注“业界经验”者为超出 DS 的工程惯例,仅作方向参考。波形类判据均可在 DS 图 13~16 中对号。
本篇总结
- 这颗 IC 的陷阱大多不是环路调不好,而是“协议前提”没满足:BPP 电容(限流档位)、FWD 电阻(47 Ω 指定值)、BPS 电容(2.2 µF/0805/X7R)、偏置电压(≥7 V)——四颗小元件决定启动成败,且 DS 对它们都有“硬指标”。
- 握手失败是 InnoSwitch 家族特有故障模式:现象是“~2 s 周期打嗝”(tAR(OFF)),根因常在 FWD 波形不合格或初级 OVP 通道误触发——DS 图 13~16 四张波形图就是判读标准。
- 故障排查的主轴是先分清故障来源:初级锁死(BPP<3.15 V 或 V 脚复位)、初级自重启(82 ms 节拍)、次级停请求(FB/SR/IS 异常)——三种节拍在示波器上可分辨。
- 布局的三个“必须”:SOURCE 铺铜当散热器兼屏蔽(≤110 °C 红线)、初-次级 >8 mm 净距+6.4 mm 火花间隙(耐压/ESD)、IS/FB 采样网络 Kelvin 且贴脚(35.9 mV 阈值的地弹免疫)。
- 量产检查除常规安规(100% HIPOT 8 kVPK/1 s)外,本 IC 特有项:BPP 电容容值抽检(ILIM 档位)、SR 开路保护动作测试、平均频率 <110 kHz 确认。
1. 设计要点(五小节)
启动:偏置绕组按最低输出/最低负载 ≥7 V 设计,整流管用低结电容标准恢复管(快恢复管 snappy 恢复抬辐射 EMI,DS 原文);偏置电容 ≥22 µF/1.2×耐压;灌流电阻把偏置电流调到 IS1(MAX)(300~425 µA,按器件档)换最低空载功耗。R6 类灌流电阻的最终值以实测空载输入功率最小为准(DS 原文口径)。
反馈/动态:环路由芯片协议固化,设计者能做的是——FB 去耦 ≤300 pF 贴脚;输出电容按 200~300 µF/A 配聚合物承担负载阶跃;USB-PD 线补由 IC 内部处理(DS 有 CABLE DROP COMPENSATION 模块,系数未公开——待核实);不要试图在 FB 上加“补偿网络”,那会进 CC/OVP 判据。
布线(功率):初级回路(母线电容-变压器-IC)与钳位回路最小化;漏极结点是最大噪声源,远离 BPP/V 脚电路;次级 SR-变压器-输出电容回路最小化;副边采样电阻(IS)靠近输出电容与输出连接器,滤波电容贴 IC。
EMC:抖频(~7 kHz 展开)+QR 谷底开通是片内手段,板级靠——钳位二极管并联小电容、偏置绕组串电阻、共模电感(或屏蔽绕组替代)、SR 缓冲 10~47 Ω/1~2.2 nF 微调、输出端 1 µF 陶瓷降辐射(DS EMI 建议 1~7 条全录);Y 电容必须接“母线正→输出正”让共模浪涌电流绕开 IC。
热:SOURCE 脚=散热通道(θJC 8 °C/W MOSFET 档/18 °C/W GaN 档),铜箔越大越好且是“安静节点”不损 EMI;满载低线 SOURCE ≤110 °C;SR 管漏极铺铜散热。GaN 档 θJA=50 °C/W 是 550 mm² 专用测试板口径,普通板要实测。
2. 常见陷阱(12 个:陷阱→机理→现象→怎么测→怎么解)
陷阱 1:BPP 电容“看着差不多”就换料
- 机理:上电时 ILIM 档位按 BPP 电容充电时间锁存(0.47 µF=标准/4.7 µF=增大);X5R/Y5V 直流偏压与温度掉容可达 −50% 以上,DS 容差纪律:0.47 µF 允 −60%/+100%、4.7 µF 允 −50%。
- 现象:满载功率上不去(档位锁成标准档)或短路能量偏大(误锁增大档);换批 MLCC 后现象漂移。
- 怎么测:满载对比两档 ILIM 下的最大输出功率;BPP 电容在偏置下实测容值(LCR 表加偏压)。
- 怎么解:≥10 V/0805/X5R-X7R、5 V 下容值跌落 ≤20%(DS 要求);禁 Y5U/Z5U/0603;改料后重验 ILIM 档位(业界经验:把“换 MLCC 批次”列入工程变更)。
陷阱 2:偏置绕组电压/容量不达标
- 机理:偏置 <7 V → BPP 灌流不足 → 初级退回漏极电流源取电 → 空载功耗飙升;BPP 掉到 4.5 V 以下直接禁开关(欠压锁存),回升到 5.36 V 才恢复。
- 现象:空载功耗 >30 mW 承诺落空;轻载周期性间歇工作(BPP UV 反复充放)。
- 怎么测:最低输入、空载/最轻载下测偏置整流电压与 BPP 纹波;测空载输入功率。
- 怎么解:重整偏置匝比到 ≥7 V;加大偏置电容;灌流电阻调到 IS1(MAX)。
陷阱 3:初级 OVP 稳压管凭经验选值
- 机理:偏置绕组与输出绕组耦合差时,整流偏置电压振铃可达理想值 1.5~2 倍(DS 原文警告);稳压管按“输出×匝比”纸面值选 → 实际振铃长期逼近触发阈值。
- 现象:负载突变/启动瞬间整机锁死或 2 s 打嗝,稳态却一切正常。
- 怎么测:最低输入+满载+负载阶跃下,示波器测偏置整流点最高电压(DS 要求含瞬态)。
- 怎么解:稳压管=1.25×实测最高偏置电压(或“期望触发电压 −6 V”口径);串限流电阻+阻塞二极管(1 V 压降口径)。
陷阱 4:FWD 电阻不按 47 Ω 走
- 机理:47 Ω 5% 是 DS 指定值——它同时决定副边取电电流与 FWD 检测点波形(SR 时序);“EMI 调试顺手加大”“没 47 Ω 就 100 Ω”都会改变副边芯片的工作点。
- 现象:SR 时序异常、握手偶发失败、轻载异常重启。
- 怎么测:对比 DS 图 13~16 核对 FWD 波形(见陷阱 5)。
- 怎么解:回到 47 Ω;EMI 问题用缓冲器/屏蔽绕组/共模电感解决,别动 FWD。
陷阱 5:FWD 波形不合格 → 握手失败 → 假 OVP 打嗝
- 机理:DS 图 13(不合格):飞扫期内 SR 已导通但 FWD 又跌回 V_D 再弹起——副边判时序错误;图 15/16(握手前):body diode 导通段 t1+t2 必须=1.5 µs±50 ns,超窗 → 握手判失败 → 初级按偏置 OVP 处理。
- 现象:上电 ~2 s 周期打嗝(tAR(OFF) 节拍);偶发锁死。
- 怎么测:示波器看 FWD(对副边地):握手后飞扫期应为“平顶在 VSR(TH) 上方的平台”(图 14);握手前看 body diode 段宽度。
- 怎么解:调 SR 缓冲/变压器漏感/绕组耦合;确认 SR 管无栅极串阻;严重时改绕组工艺(业界经验)。


陷阱 6:SR FET 选型/接线违规
- 机理:栅驱动只有 4.4 V——Vth>4 V 的管子半开不半关;栅极串电阻改变时序常数;SR 脚电容 <100 pF 被判“开路”;漏感-COSS 振铃把 FWD 检测打乱。
- 现象:效率低、SR 管过热;“SR 开路”保护动作=整机停请求自重启;开路保护误动作打嗝。
- 怎么测:VGS(th) 分档;SR 栅波形(应为干净 4.4 V 方波);SR 脚对地电容。
- 怎么解:Vth 1.5~2.5 V(≤4 V 且有 4.5 V 栅压 RDS(on) 规格);栅极直连;不用 SR 时 SR 接 GND(禁悬空);振铃用 10~47 Ω+1~2.2 nF 缓冲。
陷阱 7:BPS 电容不当 → 启动过冲
- 机理:BPS 4.4 V 必须早于输出到达调节点建立,否则 CV 基准晚到、输出先冲高;<1.5 µF 容量不足行为异常,过大又拖慢建立。
- 现象:启动输出过冲大(尤其带线补的 USB-PD);偶发上电保护。
- 怎么测:示波器同屏 VOUT 与 BPS 上电波形,看先后。
- 怎么解:2.2 µF/10 V/0805/X7R 贴脚(DS 精确规格);禁 6.3 V/0603/Y5U。
陷阱 8:满载频率达到 110 kHz → “莫名”自重启
- 机理:次级请求频率持续 >fOVL(110 kHz)82 ms = 过载判据;变压器 Lp 偏小/容差 −10%(功率表前提)会使满载频率越过红线。
- 现象:满载/高温下周期性掉载重启(82 ms 检测+~2 s 停歇节拍)。
- 怎么测:初级电流探头看平均开关频率(满载、低温、Lp −10% 角)。
- 怎么解:Lp/频率按 DS 频率指南留裕量;必要时增大 Lp 或上大一号器件(业界经验)。
陷阱 9:VOR/钳位使 GaN 越过 650 V 连续耐压线
- 机理:750 V PowiGaN 连续耐压只有 650 V(非重复 750 V);VDS,pk=VBUS+VOR+VCLM,265 VAC 母线 373 V+VOR 123 V 后只剩 ~154 V 给尖峰;DS 图 22 要求 VCLM<90 V 并保 ~150 V 降额。
- 现象:高线满载/浪涌后损坏;长期可靠性劣化(无即时症状——更危险)。
- 怎么测:高压差分探头测漏极最高电压(最高输入+峰值过载+浪涌叠加)。
- 怎么解:VOR 不要取优选区上限;RCDZ 钳位 + 图 22 SSVR 裕量校核;1250/1700 V 档器件换档。
陷阱 10:IS 采样网络地弹 → CC 漂移或 SR 误禁用
- 机理:CC 阈值 35.9 mV,3 倍阈值(~110 mV)即禁 SR——输出纹波/地弹几十 mV 就能骗过比较器;采样电阻若不在输出电容/连接器附近,功率回路电流混入采样。
- 现象:CC 拐点偏移/抖动;SR 在浪涌外也被禁用(效率降);短路测试不过。
- 怎么测:差分探头测 IS-GND 电压(满载+阶跃);对比输出电流实测拐点。
- 怎么解:Kelvin 布线、C12 贴脚、采样电阻靠近输出电容与连接器(DS 布局图原位要求)。
陷阱 11:线路保护锁死后“怎么都启不来”
- 机理:OVP/OTP 锁死后靠 BPP<3.15 V 或 V 脚电流<IUV− 复位;母线大电容的能量持续向 V 脚 3.8 MΩ 电阻馈送电流 → 复位等待可能长达数十秒(DS 原文)。
- 现象:故障消除后电源迟迟不恢复,被误判“坏了”。
- 怎么测:测 V 脚电流降到 0 的时刻;BPP 电压轨迹。
- 怎么解:需要快速恢复的应用用 DS 图 18 快速 AC 复位电路(CS 100 nF 接桥前 AC 侧);接受慢复位则在规格书注明(业界经验)。
陷阱 12:变压器 BM 超限 → 启动/短路阶梯饱和
- 机理:启动与输出短路时输出电压低、变压器复位伏秒不足,磁通逐周期阶梯上升;BM 若按正常工作点选到 3800 G 以上 → 限流之前磁芯已饱和、电流失控。
- 现象:低温启动炸管、短路测试损坏;“空载好好的,一短路就坏”。
- 怎么测:短路恢复瞬间抓初级电流(看有没有每周期抬升的“台阶”)。
- 怎么解:BM ≤3800 G @器件峰值限流(DS 规则)+ 瞬态 KP≥0.25;依靠片内 SOA/SRS 保护但磁件必须先合格。
3. 故障排查流程树
不启动/打嗝,先量 BPP(对 SOURCE):
├─ BPP 充不到 ~4.9 V ────────→ 偏置支路/漏极电流源路径:查 D、BPP 电容短路、辅助绕组
├─ BPP 到 4.9 V 但无开关波形 → ①V 脚电流<IUV+(3.8 MΩ 开路/母线低)②锁死未复位(断电放母线)
├─ 25 kHz 盲开 + ~2 s 停歇循环 → 握手失败类:
│ ├─ FWD 无信号 ─────────→ R12 开路/变压器副边无电压(查变压器相位)
│ ├─ FWD 波形不符图 13~16 → 陷阱 5:波形整改
│ ├─ SR 脚悬空/电容<100 pF → 陷阱 6:SR 接地或换管
│ └─ FB<112 mV ──────────→ FB 短路检测:查分压下臂/输出真短路
├─ 空载好、带载打嗝 ─────────→ ①请求频率>fOVL(陷阱 8)②ILIM 档错(陷阱 1)③过温/偏置欠压(陷阱 2)
└─ 输出有但电压/电流不准 ───→ 电压:FB 分压与线补(陷阱 7 顺序确认 BPS 先建立)
电流:IS 网络(陷阱 10)
节拍速判(业界经验总结):82 ms 级动作=初级自重启检测窗;~2 s 停歇=tAR(OFF);
0.2 s 停歇=tAR(OFF)SH(次级短路保护后);1.3 s 静默后重启=通信丢失兜底。
4. 实战问答
Q1:上电 BPP 正常、漏极有 25 kHz 一串波,然后停 ~2 s 再来,循环往复——哪条路? 这是“盲开 82 ms→次级未接管→自重启”的标准节拍。按流程树查 FWD/R12、SR 脚、FB;90% 落在握手失败配套组合(陷阱 4/5/6)。
Q2:满载在低温房里必掉载重启,常温没事? Lp 冷态偏小 → 频率越过 110 kHz 红线(陷阱 8),或 ILIM 电容冷态掉容锁错档(陷阱 1)。先核查平均频率,再核 BPP 电容实际容值。
Q3:USB-PD 20 V 档空载电压 19.8 V,是坏了吗? 不是。FB 分压 169 k/11.5 k 标称算得 19.86 V(DS 例同款),满载由线损补偿抬到 20 V——用可编程电子负载分别测空载/满载确认,不要仅凭万用表单点测量下结论(本库复算口径)。
Q4:短路测试时 SR 管先坏了,IC 还活着? 查 SR 过流禁用阈值逻辑:IS 电压 ~3 倍 CC 阈值才禁 SR;若采样网络地弹让禁用晚到/失效(陷阱 10),浪涌全压在 SR 管上。再核对 H 码——GaN 档(H605/H606)无 SRS 次级短路保护,短路防护完全依赖次级响应速度。
Q5:过压测试后电源锁死,客户抱怨“恢复慢”? 本 IC 的安全设计(锁死+慢复位,母线储能维持 V 脚电流)。要快恢复改用图 18 快速 AC 复位(CS 100 nF),或在客户规格里写明复位时间(陷阱 11)。
Q6:能不能像 UC3842 那样加斜坡补偿/改环路带宽? 不能。控制律固化在两颗芯片之间(请求制+ILIM 频率斜坡),外部唯一“旋钮”是 ILIM 档与变压器设计点。动态指标靠输出电容与选型(家族/H 码)解决——这是架构选择,不是缺陷(02 篇 §2.4)。
5. 布局要点逐条(DS 图 12 原位要求)

| 布局条目 | DS 原位要求 | 为什么 |
|---|---|---|
| SOURCE 铺铜 | 最大化,兼单点地与散热 | θJC 通道;安静节点不损 EMI;≤110 °C |
| 钳位/漏极回路 | 最短;漏极元件远离 BPP/V 电路 | 漏极=最强噪声源,防耦合进供电与检测 |
| BPP/BPS 电容 | 贴脚,短走线 | 高频去耦有效性与 ILIM 档位判定 |
| V 脚电阻 | 贴 IC | 3.8 MΩ 高阻节点怕漏电与耦合 |
| IS 采样电阻 | 靠近输出电容与输出连接器;滤波电容贴 IC | 35.9 mV 阈值的地弹免疫 |
| FB 分压/去耦 | 贴 IC | 1.265 V 基准节点 |
| SR 与输出滤波回路 | 最小化 | 功率回路 EMI 与振铃 |
| FWD/反馈采样电阻 | 贴 IC | 时序判据波形质量 |
| 偏置支路 | 专用地走线回母线负 | 偏置电流不污染采样地 |
| IC 下方 | 不走线(增加 ESD/耐压裕量) | 安规与抗扰 |
| 火花间隙 | 6.4~6.5 mm,放输出正与 AC 输入之间 | 满足爬电/间隙且浪涌先击穿间隙 |
| 初-次级净距 | >8 mm | ESD/HIPOT 易通过 |
| Y 电容 | 母线正→输出正(或变压器次级回线) | 共模浪涌电流绕开 IC;π 型滤波电感放负端 |
6. 量产检查清单
| # | 项目 | 判据 | 出处 |
|---|---|---|---|
| 1 | HIPOT 耐压 | 100% 产线 8 kVPK/1 s(VIOTM 量产值) | DS p39 |
| 2 | 最高漏极电压 | 高线+峰值过载+启动全程 ≤90% BVDSS(750 V 档 ≤675 V 瞬态、650 V 连续) | DS p21 |
| 3 | 前沿电流尖峰 | tLEB(MIN) 结束时 <ILIMIT(MIN);无饱和台阶 | DS p21 |
| 4 | SOURCE 脚温度 | 低线满载 ≤110 °C | DS p21/p13 |
| 5 | 空载输入功率 | <30 mW(含线检测;偏置优化后 <15 mW) | DS p1/p13 |
| 6 | ILIM 档位 | 按 BPP 电容档验证最大功率/短路能量 | DS p4(陷阱 1) |
| 7 | 平均开关频率 | 满载(含低温/Lp 容差角)<110 kHz | DS p19(陷阱 8) |
| 8 | FWD 波形 | 符合 DS 图 14/16 合格样;t1+t2=1.5 µs±50 ns | DS p14-15 |
| 9 | SR 开路保护 | 拔除/断开 SR 栅 → 整机应停请求自重启 | DS p8(陷阱 6) |
| 10 | CV/CC 拐点 | 20.0 V±容差;3.99 A±容差(R14=9 mΩ 例) | DS 例 |
| 11 | 初级 OVP 动作 | 按 1.25×实测偏置峰值校验触发/不误触发 | DS p13(陷阱 3) |
| 12 | ESD | 初-次级 >8 mm 净距+火花间隙完好 | DS p17 |
7. 精炼要点(速记表)
| 记忆点 | 内容 | 简述 |
|---|---|---|
| “四颗小元件决定启动成败” | BPP/BPS 电容、FWD 47 Ω、偏置 7 V | 协议前提先于一切调试 |
| “82 ms / 2 s / 0.2 s” | 三种节拍 | 由打嗝节奏即可定位故障来源 |
| “图 13~16” | FWD 波形判读 | 握手失败的判定依据 |
| “1.25×实测” | 初级 OVP 稳压管 | 振铃未实测就选管风险极高 |
| “35.9 mV” | IS 采样 | Kelvin 不是可选项 |
| “110 kHz” | 平均频率红线 | 满载掉载先查它 |
| “650 V 连续” | 750 V GaN | VOR+钳位裕量的总预算 |
| “≤110 °C” | SOURCE 脚 | 铜箔=散热器=屏蔽 |
| “8 kVPK/1 s” | 产线 HIPOT | 封装隔离的出厂证据 |
| “1.5 µs±50 ns” | body diode 窗口 | 波形判据精确到 50 ns |
返回:00_总览 / 横评:01_横评_反激PWM控制器 / 同规格对比:04_65W适配器五拓扑同规格对比
上一级:InnoSwitch3