开关电源知识库

SiC 物理深潜 —— 从材料核算、沟道到可靠性：SiC MOSFET 的物理与代价

库内定位：20_基本元器件/03_功率器件/器件物理 层第二篇教程，与 MOSFET 架构演进 互为姊妹篇——架构篇讲“不改材料，硅自己还能走多远”（平面 → 沟槽 → 超结），本篇讲“换材料之后的世界”：碳化硅（SiC, Silicon Carbide）把整条硅限线换币种下移，代价从“架构的债”变成“材料的债”——栅氧界面、阈值漂移、短路窗口、雪崩口径。GaN 与隔离驱动基础 已讲过 WBG（宽禁带，Wide-Bandgap）的驱动侧共性（CMTI/布局/死区），本篇只讲 SiC 自己的物理与代价，驱动共性不重复展开。

素材基础：ROHM 89 页综合手册全译（63AN102E，材料表/器件/可靠性——下称“综合手册篇”）与 ROHM 栅驱动设计指南全译（66AN032E，驱动电压/驱动损耗/保护六件套——下称“栅驱动篇”）。硅侧基线见 超结 charge-balance 全译。

数值规范：库内译文数字一律标出处（综合手册篇 / 栅驱动篇 / 架构篇 / GaN 篇）；一维结与极限线物理标“教科书通识”；业界共识量级标“业界共识”；拿不准标「待核实」；所有代入例均经复算，厂商未公布的数据不编造。ROHM 表 1-1 的临界场强为圆整值（Si 0.3 / 4H-SiC 3.0 MV/cm），更细的教科书值在 §1.3 单独标注。

读法：§1 是全篇基础（立方律换币种）；§2~§6 每节按动机 → 物理 → 数字 → 工程含义四拍展开；§7 三轴分界总表；赶时间直接跳 ## 精炼速查。

0. 全篇总览：每一节在核算什么

节 主题 简述 锚点数字（出处见正文）
§1 4H-SiC 材料核算 立方律换币种：场强 10× → 漂移层电阻降数百倍 3.26 eV / ~2.8 MV/cm / 4.9 W/cm·K
§2 器件结构与第三象限 体二极管恢复不差但压降高 → 同步整流刚需 trr 数十 ns、V_SD 3~4 V（业界共识）
§3 SiC/SiO₂ 界面 阿喀琉斯之踵：沟道弱 → +18 V 驱动、Vth 2~4 V 900 V 芯片 1/100、VGS<15 V Ron 急升
§4 Vth 漂移与栅氧 界面陷阱的两面核算：额定逐代收窄 QBD 15~20 C/cm²、+0.2~0.3 V/1000 h
§5 短路耐量 保护窗口从 10 µs 缩到 2~5 µs 3 代 5 µs typ、封锁 ~2 µs
§6 雪崩/UIS/宇宙射线 按无余量设计，SEB 反而是强项 ≤1 FIT @1200 V 满压
§7 分界总表 耐压-频率-应用三轴落位 1/100、1/10、Eoff −90%

一条主线：架构篇的立方律 $R_{on,sp} \propto BV^2/E_c^3$ 里有三个可动的旋钮——硅用“结构”（超结重排电场）动不了 $E_c$，只能绕；SiC 直接换 $E_c$ 本身（10 倍临界场强），把整条限线下移两三个数量级。但材料的馈赠从来不是免费的：$E_c$ 高意味着栅氧上、耗尽区里的场都更“值钱”，可靠性预算随之全面收紧。

1. 4H-SiC 材料核算：立方律在新币种下的兑现

1.1 动机

架构篇 §1 已算死：600 V 硅平面管光漂移区就要 60 µm 厚、0.13 Ω·cm²，耐压翻倍代价 ×5.7。超结用“结构”把限线打穿到近似线性，但超结止步 900 V（综合手册篇 §3.2）。再往上（1.2 kV~3.3 kV）硅只剩 IGBT 一条路——用电导调制换低导通电阻，代价是尾电流与 20 kHz 的频率上限（综合手册篇 §3.1/§3.8）。要么动材料本身。 SiC 的 candidacy 由一张表决定（综合手册篇表 1-1，全录见 §8 速查 A）：禁带、临界场强、热导率三行。

1.2 物理：三行材料核算各管一件事

1.3 数字：薄 10 倍、掺近百倍、电阻降数百倍

把架构篇 §1.2 的一维结公式原样搬来，只换 $E_c$（教科书通识）：

$$W_B = \frac{2\,BV}{E_c}, \qquad N_D = \frac{\varepsilon E_c^2}{2 q\,BV}, \qquad R_{on,sp} = \frac{4\,BV^2}{\varepsilon \mu_n E_c^3}$$

SiC 600 V 例算（教科书通识+复算）：取 $E_c = 2.8\times10^6$ V/cm、$\varepsilon_{SiC} = 9.7 \times 8.854\times10^{-14} = 8.59\times10^{-13}$ F/cm、$\mu_n = 900$ cm²/(V·s)（表 1-1 体迁移率）：

比值口径（工程记忆）：同耐压漂移区薄约 10 倍、掺杂高约两个数量级（严格说 $\varepsilon$ 打八折后 ~80 倍，若按硅 $E_c=2\times10^5$ 的口径算则 ~160 倍——硅临界场强随掺杂取 2~3×10⁵，库内两处口径不一：AN-1084 给 2×10⁵、ROHM 表 1-1 给 0.3 MV/cm，差异不影响量级结论）；漂移层比电阻降到 Si 的1/300（ROHM 官方理论口径，综合手册篇 §1.2）~1/500（按表 1-1 圆整值复算）。

为什么不是立方律的 1/1000：纯立方律 $1/E_c^3$ 假设 μ、ε 不变；4H-SiC 体迁移率只有 900（Si 1400 的 0.64 倍，表 1-1）、ε 略小（9.7 vs 11.8），红利从 1000× 打到 ~500×；再计入实际掺杂剖面与穿通设计 → ROHM 官方口径 1/300。工程记忆锚点：漂移层电阻降两到三个数量级，“几百倍”就对。

限线斜率不变：立方律是指数结构，换币种不改指数——SiC 的漂移层电阻同样按 ~BV² 滚动（计入 $E_c$ 掺杂依赖仍 ~BV^2.4，教科书通识）。SiC 不是没有限线，是把整条限线整体下移：架构篇“耐压翻倍 ×5.7”的税率在 SiC 上全额承担，只是起点低了 300~500 倍。这与超结形成对照——超结改结构（限线弯折）、SiC 换材料（限线平移），两条破线路径在 600~900 V 交叠（§7）。

600 V 档两栏对照（同口径例算并排）：

Si（架构篇 §1.2 例算） 4H-SiC（本节例算） 比值
临界场强取值 2×10⁵ V/cm 2.8×10⁶ V/cm 14×（ROHM 表口径 10×）
漂移区厚度 W_B 60 µm 4.3 µm ~1/14
掺杂 N_D 2.2×10¹⁴ cm⁻³ 3.5×10¹⁶ cm⁻³ ~160×
漂移层比导通电阻 0.13 Ω·cm² 8.5×10⁻⁵ Ω·cm² ~1/1500

（比值大于“10×/百倍/1/500”的记忆值，全因硅侧取了保守的 2×10⁵——两套口径都成立，量级结论一致：薄一个数量级、重掺近两个数量级、漂移电阻降两到三个数量级。）

电场剖面怎么变（教科书通识示意，对照架构篇 §4.2 超结的“拉直”画法）：

600 V 一维结电场剖面（沿深度方向）
Si（三角，矮而宽）：    E ▲ 2×10⁵ V/cm        SiC（三角，高而瘦）： E ▲ 2.8×10⁶ V/cm
                        │＼                                          │＼
                        │  ＼                                        │  ＼
                        │    ＼                                      │    ＼
                        └──────＼──→ 深度                            └──＼──→ 深度
                        平均 = E_c/2，W=60 µm                        W=4.3 µm
                       面积 = BV（同一块"面积"，形状完全不同）

同样承受 600 V，SiC 用“高而瘦”的三角形——峰值高 14 倍、底边薄 14 倍，面积（=BV）不变。这就是“临界场强是汇率”的几何读法：汇率变了，买同样的“耐压”只要 1/14 的“厚度货币”。

1.4 落地：为什么 650 V~3.3 kV 是 SiC 的甜区

三段论（耐压档数字出自综合手册篇图 2-1/图 3-1 原图标注）：

  1. 400 V 以下：红利消失。原图明注“可以制造但对 Si 优势很小”。低压档电阻主导项早已不是漂移区而是沟道+封装（架构篇 §1.1 表），而 SiC 的沟道恰是弱项（§3）；Si 沟槽管便宜成熟，SiC 无从下嘴。
  2. 650~900 V：交叠区。漂移区占比已 >90%（架构篇 C7 口径“高压 ≥500 V 约 95%”），场强红利全额兑现；但硅超结在此已经很强且便宜。ROHM 同时指出 600~900 V 档 SiC 相对 Si MOSFET 仍有优势——芯片面积更小、体二极管恢复损耗极小（综合手册篇 §3.1）。分界随价格与代际漂移，属业界共识。
  3. 900 V~3.3 kV：SiC 独吃。硅 MOSFET 结构（含超结）止步 900 V，硅只剩 IGBT（慢）；SiC 用纯多数载流子 MOSFET 结构直上 3.3 kV/6.5 kV（SBD 产品线 650/1200/1700 V，图 2-1 标至 3.3 kV/6.5 kV）——“高耐压、低导通电阻、高速”三者兼得（综合手册篇 §1.2/§3.2）。落地数字：900 V 同导通电阻芯片面积 = Si MOSFET 的 1/100、超结的 1/10；1700 V RonA = Si MOSFET 的 1/200（综合手册篇 §3.2/§3.12）。

1.5 工程含义

2. SiC MOSFET 结构：平面/沟槽 cell 与第三象限的核算

2.1 动机

结构上 SiC MOSFET 与硅 VDMOS 同构：栅氧控沟道、漂移区承受耐压（栅驱动篇 §1.2）。但两个问题硅时代没有：沟槽栅在 SiC 里为什么多一个可靠性难题（沟槽底栅氧），以及体二极管“恢复很好、压降很糟”的分裂人格怎么核算。

2.2 平面 vs 沟槽：同一套演进，多一项栅氧代价

平面（planar） 沟槽（trench）
沟道方向 表面水平（栅驱动篇 §1.2 图 2-(a)） 槽壁垂直（图 2-(b)），可单元微缩
寄生电容 — 沟槽结构天然偏大；ROHM 4 代靠单元微缩反而低于 2 代平面（栅驱动篇 §1.3）
RonA 收益 — 3 代沟槽比 2 代平面减半：缩单元间距压沟道电阻 + 消除 p 阱间 JFET 电阻（综合手册篇 §3.13）
SiC 特有难题 无 沟槽底部栅氧化膜暴露在高电场——长期可靠性隐患（综合手册篇 §3.13）
厂商解法 — ROHM 双沟槽（double-trench）：源极侧另开沟槽、底部做 p 型层，关断时栅氧场强降 35%（综合手册篇 §3.13）；代价是栅压额定逐代收窄（§4）

与架构篇 §3 对照：硅沟槽的动机是压 R_ch（低压档），SiC 沟槽的动机相同（沟道占比高，§3）——但 SiC 版多出“沟槽底栅氧”这笔结构债，所以双沟槽/屏蔽结构是 SiC 沟槽管的标志（业界共识；各厂方案名不同）。

SiC MOSFET 两种 cell 剖面（示意，对应栅驱动篇图 2 与综合手册篇图 3-17）
  平面（ROHM 2 代）                沟槽（ROHM 3 代，double-trench）
   S ═══╦═ G(多晶硅) ═╦═══ S         S ══╦╗        ╔╦══ S
  n+ 源▔││▔▔▔▔▔▔▔▔▔││▔n+ 源        n+ 源│║ 源侧槽 │║n+ 源 ← 第二沟槽+
  p 体区 ││ ↑水平沟道↑ ││p 体区      p 体区│║(接源)  │║p 层   ← 底部 p 层压场
        ││ p体/n- 结  ││                ╚╣ 主槽 G ╠╝
  ──────┴┴────────────┴┴─────           ║ 栅氧   ║  ← 沟道沿槽壁垂直
  n- 漂移区（薄、重掺，扛耐压）  →→→      ╚════════╝
  n+ 衬底/漏                              n- 漂移区 → n+ 漏
  栅氧全部躺平在表面 ← 可靠性友好         槽底栅氧暴露高场 ← 双沟槽解（场强 −35%）

2.3 体二极管：恢复不差，压降太高的“分裂人格”

SiC MOSFET 的体二极管是 p 体区/n⁻ 漂移区的 pn 结（PiN），与硅同构。它的两组特性像两个人：

2.4 数字：第三象限的核算——“同步整流在 SiC 里比 Si 里更重要”

死区/续流损耗（与 GaN 篇 §3.2 同式）：

$$P_{dt} = 2\, t_{dt}\, V_{SD}\, I\, f_{sw}$$

代入同一工况（t_dt = 100 ns、I = 10 A、f_sw = 100 kHz，假设量级）：

三项衍生核算（全部出自综合手册篇）：

  1. 死区必须最短化：ROHM 原话“体二极管 VF 高于 Si 器件，死区尽可能缩短”（§5.7）；最小死区按 Coss 在 VDS<1 V 处的最大值计算（式 3，§5.7）。
  2. 自举电压核算：死区内 Vsw = −VF，自举电容被充到 VG+VF——SiC 的 VF 高出硅 2~3 V，极易顶穿栅压额定（§5.1.2；3 代浪涌上限 +26 V，表 5-2）。硅板上能用的自举参数，SiC 板上要重核。
  3. 沟道接管第三象限：同步整流（SR, Synchronous Rectification）让电流走沟道（毫伏级压降）而非体二极管（3~4 V）——SiC 里这不是“优化项”而是“必选项”：死区内任何一拍同步管没开，代价就是硅的 4 倍。厂商的另一条路是把 SiC SBD 并进封装（MOSFET+SBD 组合型号 SCH 系列与“SiC MOSFET+SiC SBD”模块选项，综合手册篇 §3.7/§6.2），把第三象限压降拉回 SBD 的 ~1.5 V 且不恶化恢复——代价是芯片面积与成本。

2.5 工程含义

3. SiC/SiO₂ 界面：SiC 的阿喀琉斯之踵

3.1 动机

§1.5 留下的问题：漂移层理论红利 1/300~1/500，整管为什么只兑现到 1/100？答案在沟道——而沟道的病根在 SiC/SiO₂ 界面。这一节是全篇的“代价中心”：SiC 驱动侧一切与硅不同的地方（+18 V 驱动、窄栅压额定、Vth 2~4 V、Vth 漂移），都从这块界面出发。

3.2 物理：栅氧是顺带获得的，界面是带伤的

SiC 是唯一能热氧化长出原生 SiO₂ 的宽禁带材料（综合手册篇表 1-1“热氧化”行：SiC ○、GaN ×）——结构上因此可以用 MOS 栅（GaN 只能绕道 HEMT/p-GaN，GaN 篇口径）。但氧化界面的质量远不如 Si/SiO₂（教科书通识/业界共识，ROHM 译文未展开机理）：

3.3 三项核算：界面弱如何改写整管行为

核算一：整管红利打折。沟道电阻占比高 → 900 V 档整管 RonA 只到硅的 1/100（而非漂移层的 1/300~1/500）（综合手册篇 §3.2/§3.4 推论，本文口径）。沟槽栅与单元微缩的全部意义，就是把沟道这项代价往下压（§2.2，3 代 RonA 减半）。

核算二：栅压敏感。沟道“半开不开”的特性使 Ron 对 VGS 极敏感：VGS < 15 V 时 Ron 急剧上升（栅驱动篇图 30/§4.2），VGS = 13 V 以下 Ron 温度系数反号——高温 Ron 反而更低，并联时电流集中到热的一只、热失控（综合手册篇 §3.4）。ROHM 明令：不要用 VGS = 13 V 以下驱动。

核算三：Vth 设计高。按几 mA 定义的阈值电压约 3 V（常关型 normally-off，综合手册篇 §3.6）——数值上与硅相近，但要流几 A 电流需 8 V 以上栅压（同节）。Vth 做高（连同下面的漂移预算，§4）是界面的直接后果：界面陷阱多 → Vth 不稳定 → 阈值必须留足漂移余量、并把工作点远离误开通（推断+业界共识；GaN 把 Vth 做到 1~2 V 是因为它的栅不是这套 MOS 界面，GaN 篇 §2.2）。对寄生开通（self-turn-on）的耐受因此与 IGBT 相当（综合手册篇 §3.6/§6.7）——比 GaN 的 1~2 V 阈值宽裕得多。

3.4 数字：高 Vth 的驱动代价——+18/0 与 +15/−4 的由来

界面弱 → 沟道贵 → 只能用高栅压把沟道彻底压开，这是 SiC 驱动电压的物理由来：

3.5 工程含义

4. Vth 不稳定与栅氧可靠性：界面陷阱的两面核算

4.1 动机

§3 说了界面“导电不行”；这一节说它“记性也不好”——陷阱会俘获载流子并把阈值推来推去。SiC 栅氧可靠性曾被质疑多年（综合手册篇 §8.2.1 原话），今天的答案分两半：栅氧本体的品质已做到硅的水平（QBD 数据），阈值稳定性是剩余风险（额定逐代收窄的原因）。

4.2 物理：阈值漂移的机理与 ROHM 数据

4.3 栅氧场强预算：为什么 SiC 的 working field 比 Si 保守

4.4 工程守则（逐条可执行）

  1. 驱动电压按推荐档：+18/0 起步（表 5-2），勿用硅的 10~12 V 习惯；UVLO 防低电压误开通（SiC 专用驱动器监测电平高：BM61S40RFV VUVLO2 = 14.5 V，综合手册篇表 5-1）。
  2. 负压只在保证值内：2 代 ≤ −6 V（推荐 −4~0 V）、3 代 0 V 关断（AC 负偏超 −4 V 有 Vth 渐升风险，§8.2.4）；误开通对策优先 CEXT/米勒钳位而非负压（栅驱动篇 §4.8 六件套：①栅源电容 CEXT 分压稀释 dV/dt 耦合，式 12/13；②③正/负浪涌 SBD 钳位；④米勒钳位；⑤UVLO；⑥栅源电阻）。
  3. 浪涌收在额定+时限内：钳位二极管贴 MOSFET 2 cm 以内（综合手册篇 §5.11），回流面整面覆盖驱动电路。
  4. VGS ≤ 13 V 禁区：温度系数反号 → 并联热失控（§3.3 核算二）。
  5. 保护六件套全上（栅驱动篇 §4.8）并核对驱动器内置功能（BM61S41RFV-C 内置米勒钳位）。

5. 短路耐量：保护窗口从 10 µs 缩到 2~5 µs

5.1 动机与物理核算

桥臂直通、负载短路时，器件要独自承受住“母线电压全部落在自己身上 + 电流被饱和限制”的状态直到保护动作。短路耐受时间的本质是热校核：

$$E_{SC} = V_{bus} \cdot I_{sat} \cdot t_{SC} \;\;\Rightarrow\;\; t_{SC} \approx \frac{\Delta T \cdot C_{th}}{V_{bus}\cdot I_{sat}/A}$$

SiC 三项全效率受损（综合手册篇 §8.2.5 原文逻辑）：芯片面积小（同 Ron 面积 1/100，§1.4）→ 热容 C_th 小；电流密度高 → 单位面积发热 I_sat/A 高。结论：作为热失效模式的短路耐受趋于低于 Si 器件（ROHM 原文）。工程杠杆也在同一式里：栅压降 → I_sat 降 → 耐受延长；母压降 → 发热降 → 同理——650 V 产品的短路耐受比 1200 V 长（ROHM 原文）。

5.2 数字（综合手册篇 §8.2.5，全录口径）

代际/条件 短路耐受
2 代 1200 V（TO-247），VDD = 700 V、VGS = 18 V 10 µs 以上、裕量充分
3 代（650 V 与 1200 V） 5 µs 以上（典型值）
分立 SiC MOSFET 未做基于实测的绝对保证（ROHM 原文）
Si IGBT 10 µs（业界共识口径；ROHM 原文仅定性“SiC 低于 Si 器件”）

量级结论：SiC 的保护窗口 = IGBT 的 1/2~1/5（2~5 µs vs 10 µs，业界共识量级），且代际越新越小（RonA 减半的另一面）。

5.3 保护链的时序预算（工程含义）

保护动作 = 检测 → 判决 → 封锁 → 关断，四段必须全部置于 2~5 µs：

  1. 退饱和检测（DESAT, desaturation detection）：检测电平与消隐时间（CBLANK 设定）按器件短路耐量设定（综合手册篇 §5.10 原则）；消隐电容不能照搬 IGBT 板上的习惯取值——3 代 5 µs 的窗口里，消隐占掉 3 µs 就没得救（推断/业界经验）。细节：DDESAT 必须高速恢复型、额定电压足够（恢复期漏极电压压在电阻上）、DESAT 端子负摆需钳位保护（§5.10.1）。
  2. 封锁：ROHM 隔离驱动 IC 检测到过流后 约 2 µs 内封锁并带软关断（soft turn-off）（§8.2.5）。
  3. 软关断是刚需而非选项：SiC 关断本身极快，短路大电流下硬关断的 dI/dt 会打出高浪涌电压——用缓降栅压把“救管”与“不炸”同时满足（§8.2.5 原话）。
  4. 两级配合：器件层的 DESAT+软关断（驱动器）与控制器层的逐周期 OCP/FAULT 分层（如 NCP1681 的保护分层：逐周期限流 → FAULT 锁存）构成完整故障链——控制器级负责“不反复打短路”，驱动器级负责“单次短路内救出”。

预算例（假设口径）：3 代 5 µs 窗口 = 消隐 1~1.5 µs + 判决/传输 ~0.5 µs + 封锁 2 µs + 软关断 1~2 µs——满打满算。这就是“SiC 的短路保护必须更快”的全部工程含义：不是换个更快的比较器，而是把链路上每一段的延迟预算重排。

链路段 职责 预算（假设口径） 依据/要点
① 消隐（CBLANK） 躲开开通瞬间的误触发 1~1.5 µs IGBT 板 3~10 µs 的习惯不可搬（推断/业界经验）
② 判决+传输 DESAT 比较与信号跨隔离 ~0.5 µs 选传输延迟标称小的驱动器
③ 封锁 驱动器拉低输出 ~2 µs（ROHM 实测口径） §8.2.5
④ 软关断 栅压缓降、限 dI/dt 浪涌 1~2 µs 硬关断会打出高浪涌（§8.2.5 原话）
合计 — ≤5 µs（3 代窗口） 2 代 10 µs 窗口可放宽，按所选代际重排

6. 雪崩、UIS 与宇宙射线：按“无余量”设计，但 SEB 是强项

6.1 器件物理与业界口径

6.2 数字：宇宙射线 SEB（单粒子烧毁，Single Event Burnout）是 SiC 的加分项

高能中子/重离子碰撞诱发 SEB，高海拔中子密度可达海平面 10 倍以上（综合手册篇 §8.2.7）。ROHM 模拟大气谱试验（1200 V 3 代 vs 硅 IGBT，每点 n≈10）：

原因（ROHM 原文）：芯片小（与中子碰撞概率低）+ 实际击穿电压裕量充分。

6.3 工程含义

7. 与 GaN/SJ 的分界总表：耐压-频率-应用三轴

7.1 三轴对照表

（SiC 列全部库内译文数字；GaN 列引 GaN 篇 口径；SJ 列引架构篇/C7 篇。）

轴 Si 超结 SiC MOSFET GaN HEMT
耐压甜区 ≤900 V（600 V 主要应用场景；SJ 止步 900 V，综合手册篇图 3-1） 650 V~3.3 kV（产品线 650/1200/1700；SBD 标至 3.3/6.5 kV） ≤650 V 级（库内实装全 650 V，GaN 篇 §6.2）
同耐压电阻/面积 基准 900 V 芯片 1/100（vs Si MOSFET）、1/10（vs SJ）；1700 V RonA 1/200 优势在电荷不在电阻：Qg/Qoss 小一个量级（GaN 篇 §1.2）
dV/dt 能力 10~50 V/ns 40~90 V/ns（栅驱动篇 §4.1） 50~200 V/ns（GaN 篇 §1.2）
典型开关频率 ≤100~150 kHz 50~500 kHz（模块级卖点即“50 kHz 以上”，综合手册篇 §6.6） 300 kHz~MHz
第三象限 体二极管 0.7~1 V，免费续流；但 Qrr 大（0.5~1.5 µC 量级） 恢复 ≈ SBD（Err≈0）；V_SD 3~4 V → 同步整流刚需 无体二极管、Qrr≈0；V_SD 1.5~3 V → 死区要短
驱动窗口 10 V 档、±30 V 额定（图 5-6） +18/0（3 代）、额定 −4~+22 V、Vth≈3 V 5~6 V 窄窗、Vth 1~2 V（GaN 篇 §2）
短路耐量 IGBT 10 µs 口径 2~5 µs（2 代 10 µs+、3 代 5 µs typ） 业界通常不给短路额定（业界共识；GaN 篇未收录「待核实」）
雪崩 有 EAS 惯例 厂商差异大、按无余量设计 无（GaN 篇 §6.2）
SEB 裕量 IGBT 须降到 60% ≤1 FIT @1200 V 满压 未收录「待核实」
热导率 W/cm·K 1.5 4.9 1.3（综合手册篇表 1-1）
应用落位 65 W~1 kW 初级、图腾柱慢桥臂、CrM 快桥臂 CCM 图腾柱快桥臂（SiC 选项）、光伏/储能/充电桩/电机驱动/3.3 kV 级 65~300 W 高密度、快桥臂 GaN、>500 kHz LLC

7.2 读表三句话

  1. 耐压轴：600~900 V 是 SJ 与 SiC 的交叠带（SJ 便宜、SiC 面积小+体二极管好），900 V 以上 SiC 无对手（IGBT 慢）；GaN 的场强不输 SiC（3.3 vs 2.8 MV/cm），但横向结构、p 型掺杂难（表 1-1 标 △）与热导率 1/4 把它定位在“中低电压+超高频率”。
  2. 频率轴：三者 dV/dt 依次 10~50 / 40~90 / 50~200 V/ns——隔离器档位（CMTI）、栅环路 nH 核算、布局纪律按轴升级（GaN 篇 §4 的 1.5~2 倍法则通用）。
  3. 应用轴：CCM 图腾柱快桥臂 = SiC 或 GaN 二选一（恢复豁免权判据）；慢桥臂永远归硅超结（工频开关损耗≈0，比 mΩ 就行）；3.3 kV+ 是 SiC 独占区（IGBT 只在高电压超大电流低频场景仍占成本优势，业界共识）。

精炼速查

A. SiC vs Si vs GaN 材料参数卡（ROHM 表 1-1 全录口径，GaAs 列略——见原表）

特性 Si 4H-SiC GaN 工程读法
禁带宽度 E_g (eV) 1.12 3.26 3.5 SiC≈3×Si；SiC 与 GaN 同量级
电子迁移率 μn (cm²/Vs) 1400 900 1250 SiC 体迁移率反而低——沟道更弱（§3）
空穴迁移率 μp (cm²/Vs) 600 100 200 SiC p 沟/p 型工艺的先天约束
击穿场强 E_c (MV/cm) 0.3 ~2.8（表 1-1 圆整 3.0；教科书通识 2.8） ~3.3（圆整 3.0） 立方律的“汇率”，SiC/Si = 10×
热导率 (W/cm·K) 1.5 4.9 1.3 SiC≈3.3×Si、≈3.8×GaN
饱和漂移速度 (10⁷ cm/s) 1 2.7 2.7 高频潜力的材料上限
相对介电常数 εs 11.8 9.7 9.5 电容/电荷核算的系数
p、n 型控制 ○ ○ △ SiC 可做双极结构，GaN 难
热氧化（原生 SiO₂） ○ ○ × 唯一能做 MOS 栅的 WBG——也是界面债的来源（§3）
漂移层电阻（同耐压） 基准 1/300（ROHM 理论口径；复算 1/300~1/500） 同量级场强、横向结构另算 立方律换币种（§1.3）

B. SiC 驱动 checklist（12 条，逐条可溯源）

  1. 驱动电压 +18 V/0 V 起步（表 5-2 推荐正压 18~20 V；栅驱动篇口径 15~18 V）；硅的 10~12 V 习惯作废（VGS<15 V Ron 急升）。
  2. VGS ≤ 13 V 禁区：温度系数反号 → 并联热失控（综合手册篇 §3.4）。
  3. 负压逐代核对：2 代 −6~+22 V（浪涌 −10~+26 V @≤300 ns）、可 −4~0 V；3 代 −4~+22 V（浪涌 −4~+26 V）、0 V 关断（表 5-2 + §8.2.4）。
  4. 3 代 AC 负偏超 −4 V → Vth 渐升（频率越高越早）——负压习惯只在 2 代上用（§8.2.4）。
  5. 隔离器 CMTI：dV/dt 40~90 V/ns → 光耦（50 V/ns）出局、磁耦/容耦（100 V/ns）起步，再按节点实测 dv/dt×1.5~2 校核（栅驱动篇 §4.1 + GaN 篇 §4.2）。
  6. RG_EXT 几 Ω 起步、按浪涌回加：VDS 浪涌按绝对最大额定 80% 降额约束（1200 V → 960 V，栅驱动篇 §5 例：开通 ≥4 Ω、关断 ≥2 Ω）。
  7. 内部栅电阻高（6.3→12 Ω）：峰值电流按灌电流侧（RN）算（栅驱动篇 §5 例 5.14 A）。
  8. 保护六件套：CEXT / 正负浪涌 SBD 钳位 / 米勒钳位 / UVLO / 栅源电阻；浪涌元件距 MOSFET ≤2 cm、回流面整面覆盖（栅驱动篇 §4.8 + 综合手册篇 §5.11）。
  9. 自举核对 VG+VF：SiC 体二极管 VF 高 → Cboot 电压顶额风险（§5.1.2）。
  10. 死区最短化 + 最小死区按 Coss(VDS<1 V) 最大值算（§5.7 式 3）；同步整流是必选项（V_SD 3~4 V，§2.4）。
  11. 短路保护链预算 <5 µs（3 代）：消隐 1~1.5 µs 级 + 封锁 ~2 µs + 软关断；DESAT 二极管高速恢复型（§5.10/§8.2.5）。
  12. MCU 不可直驱（2.5 µs 时间常数）；优先开尔文源极封装（TO-247-4L 总开关损耗 −35%，§3.18/§4.2）。

B2. 分界数字表（全部库内照录，本篇口径）

数字 分界含义 出处
3.26 eV / ~2.8 MV/cm / 4.9 W/cm·K SiC 三行材料核算：禁带（耐温）、场强（汇率）、热导（电流密度） 综合手册篇表 1-1（2.8 为教科书通识细化值）
1/300（复算 1/300~1/500） 同耐压漂移层电阻对 Si 的理论降幅——立方律换币种 综合手册篇 §1.2
1/100 / 1/10 900 V 同 Ron 芯片面积：对 Si MOSFET / 对超结——整管兑现值 综合手册篇 §3.2
1/200 1700 V RonA 对 Si MOSFET 的比值 综合手册篇 §3.12
400 V SiC 红利消失线（“可以制造但对 Si 优势很小”） 综合手册篇图 2-1/3-1 原图标注
900 V 硅 MOSFET 结构（含 SJ）的耐压终点——其上是 IGBT 地盘 综合手册篇图 3-1
数十 ns / ≈SBD SiC 体二极管恢复时间与恢复电流——硬换流资格证 综合手册篇 §3.10
3~4 V SiC 体二极管 V_SD（业界共识）→ 同步整流刚需、死区损耗 ×4~5 本文 §2.4 例算
+18/0 V SiC 推荐驱动电压（一般 SiC 15~20 V）；硅 10 V 档习惯作废 综合手册篇表 5-2、栅驱动篇 §3.1/§4.2
−6~+22 / −4~+22 V 2/3 代栅压额定；3 代关断只能 0 V 综合手册篇表 5-2
VGS≤13 V Ron 温度系数反号禁区——并联热失控 综合手册篇 §3.4
15~20 V SiC 一般驱动电压档；VGS<15 V Ron 急剧上升 栅驱动篇 §4.2 图 30
40~90 V/ns SiC 开关期 dV/dt——CMTI 选型的量级匹配起点 栅驱动篇 §4.1
QBD 15~20 C/cm² SiC 栅氧品质达 Si MOSFET 同等——本体不是短板 综合手册篇 §8.2.1
+0.2~0.3 V / 1000 h +22 V/150 ℃ 正偏 Vth 漂移（业界最低水平口径） 综合手册篇 §8.2.2
−0.5 V+ / −6 V 负偏 −10 V 以下的阈值降幅 / 2 代负偏保证电压 综合手册篇 §8.2.3
2~5 µs vs 10 µs SiC 短路耐量（2 代/3 代）对 Si IGBT 口径——保护窗口 综合手册篇 §8.2.5
~2 µs ROHM 隔离驱动器过流封锁时间（配软关断） 综合手册篇 §8.2.5
≤1 FIT / 60% SEB：SiC @1200 V 满压失效率 / IGBT 需降额比例 综合手册篇 §8.2.7
−35% / 6.3→12 Ω 双沟槽栅氧场强降幅 / 内部栅电阻代际变化 综合手册篇 §3.13/§3.9

C. 失效模式速查

模式 触发/机理 关键数字与口径 对策
栅氧击穿 振铃叠加直流、超额定/超时限 QBD 15~20 C/cm²（本体达标）；浪涌额定限 300 ns 六件套钳位、额定逐代核对、回流整面
Vth 漂移 陷阱俘获：正偏 + 漂 / 负偏 − 漂（3 代 AC 负偏尤险） +22 V/150 ℃/1000 h 仅 +0.2~0.3 V；−10 V 以下 −0.5 V+ 负压在保证值内；3 代 0 V 关断
短路热失效 芯片小热容小、电流密度高 2 代 10 µs+、3 代 5 µs typ、IGBT 10 µs 口径 快 DESAT + 封锁 ~2 µs + 软关断
雪崩/UIS 感性无钳位关断 厂商差异大、普遍不给重复雪崩额定（业界共识） 20% 裕量、钳位先行、按无余量设计
低温击穿 BV 随温度降低 低温端 0.97~0.99×室温 低温应用按 0.97 核裕量
SEB（宇宙射线） 高能中子/重离子 ≤1 FIT @1200 V 满压；IGBT 须降 60% SiC 天然优势——高海拔直接受益
体二极管换流损耗 死区内 3~4 V 直接承受 同工况损耗 ×4~5（§2.4 例算） 同步整流、缩死区、SBD 并联封装
并联热失控 VGS≤13 V 时 Ron 温度系数反号 综合手册篇 §3.4 ≥15 V 驱动、独立栅电阻、同批器件
ESD 损伤 芯片小 → ESD 额定低 §8.2.8 离子风机 + 手环组合（仅手环不足）
功率循环脱落 ∆Tj 热应力 → 键合线开裂 寿命随 ∆Tj 指数缩短（§8.2.9） 降 ∆Tj、冷却设计、区分 TCY/PCY
dV/dt 失效 寄生 BJT 电流放大 ~50 kV/µs 未确认失效（ROHM 口径） 基本免疫，仍按常规布局

D. 待核实与推断汇总（本篇）

项 性质 缺口
SiC MOS 沟道有效迁移率具体数值 业界共识量级 “几十 cm²/Vs”为业界口径，库内译文未给数值
体二极管 V_SD 3~4 V 业界共识量级 ROHM 译文仅定性“VF 高于 Si”；具体值查所选型号 VSD 项
SiC 栅氧厚度与工作场强（MV/cm） 待核实 库内未公布，§4.3 只给“预算逻辑”不给折算值
Si IGBT 短路 10 µs 业界共识口径 ROHM 原文仅定性“SiC 趋于低于 Si 器件”
各厂 SiC 雪崩 EAS 额定 待核实 厂商差异大，库内未收录具体值
GaN 短路耐量/SEB 口径 待核实 库内 GaN 篇未展开
硅临界场强 2~3×10⁵ V/cm 的口径差 教科书通识 AN-1084 与 ROHM 表 1-1 取值不同，已双标
600~900 V 档 SJ/SiC 的价格分界 业界共识 随代际/行情漂移，无固定线

延伸阅读（库内路径）

上一级：器件物理

🔗 被以下页面引用：
功率器件 · 器件元件 SiC · 器件元件 Wolfspeed栅驱动设计全译 器件物理 · 功率器件
← MOSFET架构演进