UCC28781 — 01 引脚功能与关键规格

依据 UCC28781 SLUSEP2 §5（表 5-1）、§6（全规格表）、§7.3（引脚详述）、§7.4.13（引脚故障保护）、§10.1（布局）。每脚按“内部结构 → 为什么需要 → 外围怎么接 → 怎么算 → 开路/短路/接错会怎样”展开。 注意：本芯片是单开关 ZVS 反激（非 ACF）——引脚里没有“钳位开关驱动”，PWMH 是次级 SR 的控制信号。

本篇总结

1. 24 脚 + 散热焊盘分五组：驱动组（PWML/PGND/PWMH/RUN/S13/P13）、ZVS 感知组（SWS/RTZ/RDM/VS/SET）、调节组（FB/CS/BUR/IPC/REF）、系统组（VDD/FLT/XCD/GTP1-3）、地（AGND/TP）。看懂“ZVS 靠谁测量、SR 靠谁驱动、待机靠谁省电”三件事，24 脚就全通了。
2. 最特别的一组是 ZVS 感知三兄弟：SWS（看谐振波形）、RTZ（定最短死区）、RDM（定 SR 导通时长整定窗口）——三者共同构成“数字自整定 ZVS”的输入输出，且 DS 对三个脚都提出寄生电容最小化的硬要求。
3. P13/S13/RUN 是“偏置电源管理”三角：P13 常开 13 V（兼启动）、S13 按 RUN 开关的 13 V（给隔离驱动器按需供电）、RUN 兼作数字隔离器的电源开关——待机 <45 mW 靠它们把每个休眠器件的电都掐掉。
4. SWS 脚是复用脚：启动时接 VDD 让耗尽型 MOSFET 充电，运行时变成 ZVS 检测输入——一颗 BSS126 干两份活，这就是“免高压启动电阻”的秘密。
5. 保护性引脚都有自诊断：RDM/RTZ 开路或短路在 UVLO 时即被检出（禁止开关），CS 开路/短路有专门判据，P13 开路/过压有监控——坏脚不让开机，而不是坏脚乱开机。
6. XCD 是双引脚冗余设计：一脚失效开路，另一脚维持 X 电容放电功能——安规功能不允许单点失效。
7. SET 一脚定参数集：GaN（0 V）/Si（5 V）切换 ZVS 阈值、前沿消隐、最小导通时间与 CS 故障判据四件事。

1. 引脚总表（DS 表 5-1，25 项）

封装：WQFN-24（RTW），4×4 mm，0.5 mm 节距；热阻 RθJA 43.1、RθJC(top) 31.6、RθJB 20.3、RθJC(bot) 5.7 °C/W（DS §6.4）——底面散热焊盘才是主散热通道，布局必须多过孔。

2. 逐脚详解

2.1 驱动组：一颗芯片管两颗管子

2.1.1 PWML（12）— 主开关驱动

• 内部结构：非对称强驱动器——拉 0.5 A / 灬 1.9 A（typ，1.5 nF 负载上升 30 ns/下降 9 ns），上拉等效 4.3 Ω、下拉 1.1 Ω。灌电流是拉电流的近 4 倍：高频下关断损耗与防误开通（米勒）主导，先把关断做快做狠。输出幅值内部钳位到 P13 脚电压（≈13 V）。
• 为什么需要：500 kHz+ 下若用 5 V 逻辑驱动，Si 管 RDS(on) 不够低、GaN GIT 根本开不了；13 V 恰是“Si 充分导通 + GaN 不过压”的公共最佳工作区。
• 外围怎么接：直接到 QL 栅极（GaN GIT 走 RG1/RG2+快恢复二极管网络维持导通态电流，见 DS 图 7-14）；Si 可加“栅电阻 ∥ 快恢复二极管”让关断快、开通慢——开通放缓能缓解深轻载 SR 禁用时次级整流管的电压应力（DS §7.3.10）。
• 怎么算：驱动平均电流 ≈ Qg×fSW。例：Qg = 30 nC、fSW = 500 kHz → 15 mA 平均，峰值由驱动器硬能力保证。
• 开路/短路/接错：PWML 连续源出/灌入极限 50 mA（绝对最大，指 DC 漏电类负载）；第一脉冲宽度超 tCSF（2 µs/1 µs）会被判 CS 短路故障而禁止开关（实为 CS 环路失效的保护，见 02 篇 §10）。

2.1.2 PGND（11）— 驱动地，不是功率地

• 内部结构：PWML 驱动器的独立回流脚，与 AGND 之间是内部电平移位器（不是短接！），耐 +5 V 正瞬态 / −1 V 负应力。
• 为什么需要：硬开关时开关节点电容放电在 RCS 上打出正尖峰，软开关时负励磁电流打出负尖峰——若驱动回流共用信号地，这些尖峰直接进比较器。
• 怎么接（分器件，DS §5/§10.1.9）：Si MOSFET → 接 QL 源极开尔文；逻辑 PWM 输入 GaN IC → 接 AGND；GaN GIT → 直接接 GIT 独立源极脚（提速关断）。接错 = 把驱动环流灌进模拟地，ZVS 检测与 CS 采样全被污染。

2.1.3 PWMH（15）— SR 控制信号 + 隔离器供电

• 内部结构：5 V 逻辑输出（高电平 4.66 V typ，钳位 REF），驱动能力分两段：<3 V 时 P13 稳压器给 21 mA 峰值上拉，>3 V 后改由 REF 供、限 6 mA 防触发 REF 过流。地回流走 AGND。
• 为什么需要：UCC28781 的 SR 时序就是 ZVS 控制量本身（tDM 在 PWMH 上），必须由主控直发。PWMH 还经小信号二极管给数字隔离器初级供电——信号线兼电源线。
• 外围怎么接：PWMH → 隔离栅驱动器（如 UCC5304）→ 次级 SR 栅；RUN 与 PWMH 各经一只二极管给隔离器 VCC1 供电（DS 图 7-12）；也可用脉冲变压器传信号。
• 怎么算/选型：隔离器两侧上电延迟都要小——上电太慢会丢掉突发包开头的若干 SR 脉冲（DS §7.3.9 明示）。
• 故障：PWMH 死区 tD(VS-PWML) 18 ns typ；SR 相关应力的防范见 02 篇 §8。

2.1.4 RUN（10）— 状态输出兼电源开关

• 内部结构：逻辑输出：运行态高（4.78 V typ），启动/等待/故障态低。<3 V 时 P13 稳压器供 44 mA 峰值上拉，快速把隔离器去耦电容充过 UVLO；>3 V 后由 REF 接管并限流。
• 为什么需要：突发关断期把数字隔离器/驱动器的静态功耗整个掐掉（隔离器去耦电容慢慢放到 UVLO 以下），这是待机 42 mW 核算里的大头之一。
• 外围怎么接：RUN →（二极管 DRUN）→ 隔离器 VCC1 + 去耦 CRUN；RUN 变低时肖特基二极管阻止倒灌放电。
• 时序校核：RUN 高 → PWML 开关前有三段延迟：固定 2.2 µs 唤醒 ∥ S13>10 V 门控，再串 2.3 µs（tZC）等 ZCD——首个脉冲永远开在振铃谷点。全链最坏 tD(RUN-PWML) 7.43 µs（DS 表）。

2.1.5 S13（13）— 按需供电的 13 V 轨

• 内部结构：P13 经内部 2.8 Ω 开关（受 RUN 控制）引出的开关型 13 V；RUN 高时经内部限流器充到 13 V，RUN 低时被负载放掉。IS13(MAX) 350 mA 自限。
• 为什么需要：低侧 GaN 驱动器（或上游 PFC 控制器）的偏置不必常供电——只在每个突发包前充好、开关完断开。
• 外围怎么接：S13 → 去耦 22 nF → GaN 功率 IC VCC；兼供 PFC 时加整流二极管 DS13 分离两颗去耦电容（PFC 电容大、放电慢，GaN 电容小、放得快）。
• 硬门槛：S13 电压 >10.2 V（VS13_OK typ）才允许 PWML 开关；被供器件上电延迟必须 <2 µs，否则丢脉冲。不用 S13 就把它接到 P13，消除每包延迟。
• 启动保护：VDD 达 VVDD(ON) 前 S13 开关保持关断——启动充电电流毫无损失，且此期 PFC 是关的。

2.1.6 P13（14）— 13 V 稳压 + 启动枢纽

• 内部结构：由 VDD 派生的 13 V 稳压器（12.0~13.6 V 全负载范围）。启动期间内部直连 VDD 脚：耗尽型 MOSFET QS 的栅极接 P13，QS 从开关节点给 CVDD 充电；VVDD(ON) 后断开、稳压器接管。IP13(START) 2.2 mA（typ）限流放 CP13——若 VP13 在 10 µs 内就到 13 V，判 P13 开路故障。
• 为什么需要：一颗 QS（如 BSS126）栅极挂在 P13 上，既当启动电流源、又当 ZVS 检测的高压“窗口”——这是本芯片最巧的复用。
• 外围怎么接：CP13 ≥1 µF（25 V X7R）就近；P13-AGND 间推荐 20 V 稳压管 DP13——P13 开路时 QS 栅悬空、源极电压会爬高，DP13 把 QS 的 VGS 兜住（20 V > VVDD(ON) 不干扰启动，DS §7.4.13.2）。
• 故障监控：运行态 VP13 过冲 >15 V（VP13(OV) + 13 V）连续 3 个 PWML 周期 → UVLO 复位（高 dV/dt 经 QS 结电容泵电荷是典型诱因，见 04 篇陷阱 4）。

2.2 ZVS 感知组：自整定闭环的“眼睛和油门”

2.2.1 SWS（16）— 开关节点复刻（<13 V 段）

• 内部结构：QS（高压耗尽型 MOSFET，漏极接开关节点 VSW、栅接 P13 的 13 V）：VSW 高于（13 V + VTH(QS)）时 QS 关断，源极不再跟随；VSW 低于 13 V 时 QS 导通，源极电位 = VSW 的复制品——SWS 只“看得见”开关节点的低压段，而这正是 ZVS 判定需要的全部。启动时内部把 SWS/P13 连到 VDD，QS 变身启动电流源（两个内部限流电阻 RDDS：VVDD<1.8 V 时 5 kΩ 防对地短路大电流，>1.8 V 时 500 Ω 加速充电）。
• 为什么需要：ZVS 判据就是“tZ 窗口内 VSW 是否跌破 VTH(SWS)”——4.04 V（GaN，全 ZVS）/ 8.5 V（Si，部分 ZVS）。
• 外围怎么接 + 怎么算：QS 源 → RSWS → SWS，RSWS ≈ 510 Ω（必须 500~820 Ω）：既是 QS 体二极管限流、又是检测网络振铃阻尼（式 37）；SWS → CSWS 22 pF C0G → 母线电容地：与 RSWS 构成小检测延迟，故意保证 VS 的 ZCD 先于 SWS 的 ZVS 被检测到，整定方向才不会反；QS 栅-源间 18 V 双向 TVS（低结电容，普通稳压管不行）。耐压核算：SWS 绝对最大 38 V，且 GaN 反向导通时 VSW≈−5 V 也在承受范围内（−6 V 连续/−10 V 20 ns 瞬态）。
• 接错会怎样：RSWS/CSWS 过大 → 检测延迟大 → tDM 被不必要拉长、VSW 在 tZ 结束前提前拉低（ZVS 整定反向）；RSWS 过大还会削弱启动充电电流（式 8），最坏充不到 17 V、永远不开机。

2.2.2 RTZ（2）— 最短死区编程

• 内部结构：死区优化器的“标定电阻”输入：RRTZ 编程 VBULK(MAX) 处的最短死区 tZ(MIN) = tD(DR)（SR 驱动器传播延迟）+ tLC(MIN)（VSW 谐振下摆最短过渡时间），RRTZ = KRTZ × tZ(MIN)，KRTZ = 11.2×10¹¹ F⁻¹（GaN）/ 5.6×10¹¹ F⁻¹（Si）。运行中 tZ 随线电压前馈自动延长：IVSL ≤ 233 µA 时到 tZ(MIN) 的 140%，≥666 µA 时 100%——低线给谐振留更多时间，省环流能量。
• 为什么需要：死区太短 ZVS 丢失（硬开通），太长把负励磁电流的能量白白环流——RTZ 就是“刚好够”的基准点。
• 怎么算：见 03 篇 Step 8（式 9/10 代入得 ≈187 kΩ）。
• 故障与布局：2 kΩ<RRTZ<1.1 MΩ 之外（开路/短路）UVLO 时即被检出禁止开关；脚下方各层铺地必须挖空（寄生电容直接歪曲死区计算，DS §10.1.2 明令）。

2.2.3 RDM（3）— SR 导通时长整定窗口

• 内部结构：tDM 优化器的功率级信息输入：控制器在 RDM 上施加随输出电压（由 VS 导出）变化的电压，RRDM 按式 (11) 编程 PWMH 导通时间（即 SR 导通/负励磁回灌时长）的自动整定窗口。DS 标定点：RRDM = 115 kΩ 时窗口 3.43~6.95 µs；窗口随 RRDM 近似线性缩放（推断，由标定点外推，精确定标以 TI 设计工具为准）。
• 为什么需要：tDM 决定每周期回灌多少负励磁电流 IM-——ZVS 鉴别器“够不够 ZVS”的判决，最终就落在下一周期 tDM 加减一个 LSB 上。
• 怎么算：RRDM = [NA·RVS2/(NP·(RVS1+RVS2))]·KDM·LM/RCS，KDM = 5.0×10⁹ F⁻¹（GaN/Si 同值）→ 03 篇 Step 8 代入 ≈57 kΩ。
• 故障与布局：2 kΩ<RRDM<500 kΩ 之外开/短路保护；RRDM 还决定 GaN 的 CS 故障判据档位（RRDM ≥ 55 kΩ → 首脉冲上限 2 µs；<55 kΩ → 1 µs）；同样脚下禁铺地。

2.2.4 VS（23）— 一根线看三样东西

• 内部结构：经 RVS1/RVS2 分压接辅助绕组 NA，在不同时刻干三件事：① QL 导通期看负电平（钳位在地以下约 287 mV typ 处采 IVSL）→ 测母线电压（brown-in/out、tZ 前馈、OPP 线补偿）；② 退磁期看正电平 → 反射输出电压（NVO），分出 LV 模式（阈值 2.49/2.39 V）与抖动幅度档；③ 退磁结束看过零（VZCD 35 mV typ）→ 谷底开通定时（tZC 2.3 µs 超时后备）。另有 OVP 阈值 4.55 V、启动阈值 SM1/SM2 = 282/500 mV。
• 为什么需要：这是全芯片的“电压万用表”——五段模式的分段依据（VVS 高/低）、线前馈（死区/OPP）、输出 OVP 全从这来。
• 怎么算：RVS1 定 brown-in 点（式 14），RVS2 定 OVP 点（式 16）→ 03 篇 Step 7。
• 布局红线：VS 脚下方禁铺地、走线最短、上方下方不得过其他走线（DS §10.1.4）——寄生电容让 ZCD 与死区计算出错。

2.2.5 SET（24）— GaN/Si 一脚切换

• 内部结构：一位“参数集选择器”，改四件事：① VTH(SWS)：0 V → 4.04 V 全 ZVS（GaN）；5 V → 8.5 V 部分 ZVS（Si）；② 前沿消隐 tCSLEB：108/190 ns；③ PWML 最小导通时间 tON(MIN)（LPM/SBP 中）：约 110/105 ns；④ CS 故障首脉冲上限 tCSF：2 µs（Si）/ 按 RRDM 1~2 µs（GaN）。
• 为什么需要：GaN 电容非线性强、驱动延迟短，配 4 V 阈值正好补偿检测延迟实现全 ZVS；Si 管开关慢，8.5 V 部分阈值反而是效率最优。

2.3 调节组：反馈电流怎么变成功率

2.3.1 FB（6）— 电流型反馈

• 内部结构：FB 被主动调节在 4.25 V（VFB(REG)），光耦从这里拉电流：0 → 75 µA（IFB(SBP)）对应满功率 → 零功率。内部 RFBI 8.3 kΩ + 外部 CFB 构成低通。ABM 中另注入斜坡补偿电流 ICOMP（RUN 低后以 0.214 A/s 爬到 6.75 µA）稳定突发环。
• 为什么用电流不用电压：光耦集电极开路天然是“拉电流”器件；电流型接口还让补偿网络简单（见 03 篇 Step 11）。
• 外围怎么接：次级 ATL431 + 光耦 → RFB（推荐 ≤20 kΩ，DS §7.3.2；§8.2.2.5 推导上限 28 kΩ——原文两处不一致，保守取 20 kΩ 或按式 52 核算）→ FB；CFB 220 pF 接 FB-REF。
• 接错：FB 满拉（IFB ≥75 µA）= 请求零功率 → 掉入 SBP；开路 = 光耦坏 → 输出失控靠 OVP 后备。

2.3.2 CS（9）— 电流检测 + 保护枢纽

• 内部结构：峰值电流环比较器（阈值 VCST 由 FB 电流映射 153~801 mV）+ 前沿消隐 108/190 ns + 26 ns 传播延迟；OCP 硬阈值 1.22 V；OPP/PPL 线补偿（KLC = 25，经 ROPP 叠加随 IVSL 的偏移）；EMI 抖动 ±96/36 mV @23 kHz 直接叠加在阈值上；启动期阈值钳位 VCST(SM1) 200 mV / SM2 500 mV。
• 自诊断：短路 = 首个 PWML 脉冲宽度超 tCSF（正常首脉冲被 VCST(SM1) 与电流环斜率限制得很窄）；开路 = 内部 4 µA 拉到 3.3 V → 立即超 OCP，3 周期确认。
• 外围怎么接：RCS（QL 源极到 PGND/地）→ ROPP → CS；CCS 100 pF 就近；CS 也是三种 OTP 备选位置之一（PWMH 高时 NTC 分压入 CS，>1.2 V×2 周期触发，见 02 篇 §10）。

2.3.3 BUR（5）— 突发门限 + 模式切换迟滞

• 内部结构：REF 分压设定 VBUR（0.7~2.4 V），乘 1/KBUR-CST（KBUR-CST = 3.98）得 ABM 进入阈值 VCST(BUR)；进入 LPM 时内部 2.7 µA 电流源抬高 VBUR（ΔVBUR(LPM)），进入 AAM 时 5 µA 灌入拉低 VBUR（ΔVBUR(AAM)）——两个迟滞让模式切换“过去了就回不来，直到负载真变了”。
• 怎么算：RBUR1/RBUR2 联立式 (1)(2)(4)，迟滞目标 ΔVBUR(LPM) >100 mV、ΔVBUR(AAM) >150 mV；CBUR 按式 (3) 保证 40 µs 内建立（25 kHz 突发节奏）。DS 示例 182 kΩ/37.4 kΩ/330 pF。
• 布局：分压+CBUR 就近，BUR 走线下方建议加地屏蔽面（突发期峰值电流阈值最怕噪声，DS §10.1.5）。

2.3.4 IPC（4）— 一脚三用的轻载优化器

• 内部结构：内部 50 µA 电流源（IIPC(SBP2)），使能条件由 LOW_NVO（VVS 低于 2.4 V 的低输出电压标志）与模式决定：等待态总是禁用、SBP2 总是使能、LOW_NVO=1 时全模式使能；VIPC 经传递函数编程 SBP2 峰值阈值 VCST_IPC（0.15/0.27/0.27~0.4 V 分段，KIPC = 64 mV/V）。
• 三种接法：① RIPC 接 AGND：抬高极轻载峰值电流 → 突发频率更低 → 待机功率更低（输出纹波敏感设计则接地禁用）；② RIPC 接 CS：VVS<2.4 V 时（5 V/9 V 输出）抬高 CS 偏移 → 宽压设计低输出电压的轻载效率/纹波/OPP 全改善；③ RIPC+DIPC 驱动小开关把 PFC 的 COMP 拉低：轻载直接关 PFC，母线跌到线峰值、PFC 损耗清零（DS 示例 RIPC = 69.8 kΩ、RIPC2 = 10 MΩ、RIPC3 = 20 kΩ、CIPC = 10 nF）。
• 可闻噪声彩蛋：VIPC >0.9 V 时 SBP2 才启用 1.7~8.5 kHz 跳空（避开人耳最敏感频段）。

2.3.5 REF（7）— 5 V 基准 + 总开关

• 5 V（4.9~5.13 V），17 mA 自限，CREF 0.22 µF X7R 必接；只有 UVLO 使能后才建立。外部把 REF 拉到 4.5 V 以下 = 关机指令：开关停止、VDD 重启循环持续到释放（REF 稳压器 17 mA 限流还会加速 CVDD 放电）。

2.4 系统组：供电、保护与安规

2.4.1 VDD（19）— 主偏置

• 工作范围 14~34 V（绝对最大 38 V）；UVLO 17 V 开 / 10.6 V 关；推荐 10~15 µF/25 V。CVDD(min) 由式 (5) 算（03 篇 Step 9），但别过大——生存模式（02 篇 §6.6）就是为省这只电容设计的。运行电流核算：开关态 3 mA typ + 驱动平均电流。

2.4.2 FLT（1）— 双用故障脚

• 配置一（OTP）：内部 50 µA 电流源 + NTC 到 AGND：RNTC 跌破 9.91 kΩ（typ，对应 10 kΩ NTC）超 50 µs → OTP；恢复要 RNTC >23 kΩ（1.15 V 阈值）——触发/恢复阈值差 2.3 倍，强制热点冷却。陷阱：50 µA 源在等待态禁用 → 轻载模式下此配置不设防（解法见 02 篇 §10/04 篇陷阱 7）。
• 配置二（IOVP）：母线电阻分压 >4.5 V 超 750 µs → IOVP（延迟滤线路浪涌）；恢复 4.43 V（迟滞 74 mV）；故障后下个 VDD 循环先查 VFLT 再开关。
• 钳位核算（DS 原文要求）：内部 5.5 V 钳位器件只承受 150 µA——上端电阻必须用多只串联，按“其中一只短路后剩余电阻限流 ≤150 µA”设计（本库推算：3×1.24 MΩ 串联 + 下端 40.2 kΩ，触发点 ≈407 V，单只短路时钳位电流 ≈154 µA）。
• 不用时：悬空可以，禁止接 REF（会误触发 IOVP）。

2.4.3 XCD（17/18）— X 电容放电（双脚冗余）

• 内部结构：6.62/7.5 V 迟滞检测交流过零（LZC）；84 ms 内没见到 LZC → 阶梯测试电流 0.4/0.775/1.15/1.53 mA（各 12 ms，克服桥二极管漏电流）→ 最后一档 48 ms 仍无 LZC → 2 mA 放电最长 300 ms → 700 ms 消隐。交流恢复几乎立即复位故障重启（不等母线放完）。
• 外围：两只高压二极管从 X 电容两端 → 26 kΩ（两只 13 kΩ 1206 串联分担电压）→ 600 V 耗尽型 QXCD（栅接 P13）→ XCD。可放空 1 µF（验算：375 V→60 V 需移走 315 µC，最小放电电流 1.65 mA 下 191 ms < 300 ms ✓）。
• 红线：只准接交流输入（接直流会反复触发放电烧检测器件）；不用则双脚接 AGND 并拆掉外部网络；首次 VDD 后输出 80 µA 测试电流识别脚短路。

2.4.4 GTP1/2/3（20/21/22）— 本代必须接 AGND

无功能引脚（DS 明令必须接地才能工作），不是“测试脚”，漏接 = 不工作。

2.4.5 AGND（8）与散热焊盘（25）

AGND：全部模拟信号与 PWMH/RUN 驱动的回流；去耦电容的“地”都要就近回到它；散热焊盘短走线接 AGND + 多过孔下地平面。最终与功率地在 RCS 回流点单点汇聚（DS §10.1.8）。

3. 关键参数的设计含义（≥15 行）

精炼要点

上一级：UCC28781