UCC28781 — 03 典型应用与设计计算

依据 UCC28781 SLUSEP2 §8（式 19~53）与 §7.3 编程脚公式（式 1~18）。两套数字并行： ① DS 设计例（可溯源）：60 W / 15 V，Si MOSFET，DC 输入 EVM（变压器 Lm = 160 µH、漏感 ≤3.5 µH、P:S:A = 6.6:1:1，QL = IPD80R600P7，QSR = BSC093N15NS5）； ② 本库扩展例（标注“本库”）：65 W GaN USB-PD，20 V/3.25 A，90~264 VAC——全部数字由 DS 公式代入算出，假设处均标明。公式编号与 00_规格书全译 一致。

本篇总结

1. ZVSF 设计比普通反激多三件事：ZVS 检测网络（QS+RSWS/CSWS，自适应 ZVS 的眼睛）、两个编程电阻（RRTZ 定死区下限、RRDM 定 SR 导通窗口）、模式门限族（BUR/IPC 编程五段模式的边界）——功率级公式与反激一致，这三件是“高频软开关固有代价”。
2. 匝比是第一个全局变量：NPS 同时决定 QL 应力（VBULK+VOR+尖峰）与 SR 应力（VBULK/NPS+VO+尖峰），跷跷板两端由式 (21)(22) 夹出可选窗口；本库例 NPS = 5 落在 4.4~8.8 之间。
3. LM 由“低线满载最低频率”定（式 24），但频率不设上限是 TM 的天性——本库例从低线满载 ≈240 kHz 一路爬到高线 ≈600 kHz，EMI 滤波器与磁芯损耗都要按上限设计。
4. RCS 不是“满载定阈值”而是OPP 点定阈值（式 17）：先定峰值功率策略（本库例 PPL 90 W / OPP 67.5 W），再反推 RCS = 0.18 Ω。
5. BUR 分压用 DS 示例值直接可得，但ΔVBUR(LPM) = 84 mV 略低于 100 mV 建议——示例与建议存在出入，量产设计建议上移 RBUR2（本库观察）。
6. 宽输出电压设计（USB-PD 5/9/15/20 V）务必用满两个“输出电压感知”机制：LV 模式（VVS 2.49/2.39 V 阈值，本库例对应 ≈12.4 V 输出分界）与 IPC 接 CS——低电压档的纹波/效率/OPP 全靠它们。
7. 待机链的每一步都有公式：CVDD 式 (5)、BUR 迟滞式 (38)~(45)、补偿式 (46)~(53)——本篇全部代入数字。

0. 系统结构

模块清单与信号流（对应 DS 图 8-1 的完整应用电路）：母线 → QL（PWML 直驱，RCS 采样）→ 变压器 → QSR（PWMH 经初级侧隔离驱动器→次级侧隔离驱动器）；QS+RSWS/CSWS 挂在开关节点上兼做启动与 ZVS 检测；辅助绕组 NA 经 DAUX 供 VDD、经 RVS1/RVS2 供 VS；次级 CC/CV 控制器（ATL431+光耦）把误差电流送回 FB；P13/S13/RUN 管理两颗隔离驱动器的偏置；XCD 网络接交流输入做 X 电容放电。设计时按此图逐块对号入座下面的步骤。

1. Design Requirements（设计要求）

表 A — DS 表 8-1（60 W / 15 V Si，EVM 实测口径，可溯源）

表 B — 本库扩展目标：65 W GaN USB-PD（20 V/3.25 A）

2. Detailed Design Procedure（编号设计步骤）

Step 1 — 母线电容与最低母线电压（式 19/20）

目标 VBULK(MIN) = 75 V（90 VAC 输入、η = 0.90、PO = 65 W、fLINE = 47 Hz）：

$$C_{BULK(MIN)}=\frac{\frac{P_O}{\eta}\left[0.5+\frac{1}{\pi}\arcsin\frac{V_{BULK(MIN)}}{\sqrt2\,V_{IN(MIN)}}\right]}{(2V_{IN(MIN)}^2-V_{BULK(MIN)}^2)f_{LINE}}$$

代入：[0.5 + arcsin(75/127.3)/π] = 0.5+0.200 = 0.700；分子 = 72.2×0.700 = 50.6；分母 = (16200−5625)×47 = 497 k → CBULK(MIN) = 102 µF → 取 120 µF（含容差/老化裕量）。 VBULK(MAX) = 264×√2 ≈ 373 V（按 375 V 预算）。DS 提醒：VBULK(MIN) 过低 → 低线 RMS 电流增大损效率；过高 → 电容体积。直流输入应用改用式 (20)（按最长断电时间 Δt 算）。

Step 2 — 匝比 NPS：跷跷板夹逼（式 21/22）

• 上限（QL 应力，式 21）：VDS_QL(MAX) 取 650 V GaN 降额 90% = 585 V，ΔVCLAMP = 30 V（换流尖峰+RCD 裕量，本库假设）： NPS(MAX) = (585−375−30)/(20+0.5) = 8.8
• 下限（SR 应力，式 22）：SR 150 V 降额 80% = 120 V，ΔVSPIKE = 15 V（本库假设）： NPS(MIN) = 375/(120−20−15) = 4.4
• 取 NPS = 5 → VOR = 5×20.5 = 102.5 V；QL 平台应力 = 375+102.5 = 477.5 V（+尖峰 ≈508 V）→ 650 V 档 ✓；SR 平台 = 375/5+20 = 95 V（+尖峰 = 110 V）→ 150 V 档 ✓。
• 绕组损耗分配：NPS 大 → 初级 RMS 小/次级大；GaN 初级 + 低阻 Si SR，本库取偏小的 5 照顾次级铜损。
• EVM 对照（15 V/60 W）：P:S:A = 6.6:1:1 → VOR = 6.6×15.5 ≈ 102 V——与本库 20 V/5 的反射电压几乎相同，两代设计殊途同归。

Step 3 — 励磁电感 LM：从“低线满载最低频率”反推（式 23/24）

DMAC（式 23）= 102.5/(75+102.5) = 0.577。选 fSW(MIN) = 250 kHz（GaN，KRES = 5.5%；Si 建议 ~10%）：

$$L_M=\frac{D_{MAX}^2V_{BULK(MIN)}^2\,\eta}{2P_{O(FL)}}\cdot\frac{1-K_{RES}}{f_{SW(MIN)}}=\frac{(0.577\times75)^2\times0.90}{130}\times\frac{0.945}{250\,\mathrm{k}}$$

= 12.97×0.945/250 k = 49 µH → 取 47 µH（绕制微调）。 频率自洽验算（TM 特性，本库推算）：tDM(低线) = 退磁 1.69 µs + 回灌 0.04 µs ≈ 1.73 µs，tZ = 0.167 µs → 周期 = 2.25+1.73+0.17 = 4.15 µs → fSW ≈ 241 kHz ✓；高线满载（VBULK = 375 V）：t_on ≈ 0.29 µs + tDM ≈ 1.21 µs + 0.17 µs → fSW ≈ 600 kHz。半载高线可到 ≈1 MHz——EMI 滤波器截止与磁芯损耗按上限设计。

Step 4 — 匝数 NP/NS/NA：磁密与 VDD 双夹逼（式 25/26/33/34/35）

• 峰值励磁电流（式 25，用 OPP 工况）：IM+(MAX) = [2×67.5/(0.577×75×0.9)]×(0.801/0.6) = 3.47×1.335 = 4.63 A
• 磁密（式 26）：取 RM8 磁芯 AE ≈ 64 mm²（业界常用值，具体以磁芯手册为准）：NP = 20 → BMAX = 47µ×4.63/(20×64µ) = 0.17 T < 0.3 T（高温饱和限留裕量，业界经验）✓
• NS = 20/5 = 4，复核 NPS = 5.0 ✓
• NA（式 34/35）：NA(MIN) = (10.6+2.2+3)/20.5×4 = 3.1（保生存模式 13 V + 3 V 裕量）；NA(MAX) = 34/20.5×4 = 6.6（VDD 上限）→ 取 NA = 4 → VVDD ≈ 20.5 V（待机功耗核算上 20.5 V×0.54 mA ≈ 11 mW，可接受；NA = 3 会跌出下限）
• 耦合要求：NA 直流电阻 <0.1 Ω、与次级紧耦合（生存模式与 SCP 时 VDD 不塌，DS §7.4.11）
• EVM 对照：Lm = 160 µH（60 W/15 V，DC 输入更低母线电压下取大电感）。

Step 5 — 磁芯损耗：ΔB 与负励磁的贡献（式 27~32）

IM-（式 27）= −√(CSW/LM)·VBULK = −1.22×10⁻³×VBULK：低线 −0.09 A、高线 −0.46 A（CSW = 70 pF 假设）。 fSW 与 IM+（式 28~31）逐点代入后（式 32）：ΔB = LM(IM+ − IM-)/(NP·AE)：

• 低线满载：47µ×(3.59+0.09)/(1.28 mH·mm² 换算后) ≈ 0.135 T
• 高线满载：≈ 0.10 T 代入 Steinmetz 时用 ΔB/2（DS 提示）。虽然低线 ΔB 更大，但磁芯损耗通常高线最高（fSW ≈2.5 倍占主导）——选低频损耗密度好的材料：≤250 kHz 用 3C97/3C98 级，>400 kHz 用 3F36/N49 级；初次级一律利兹线（DS §8.2.2.2.6）。

Step 6 — RCS 与峰值功率链：从 OPP 反推（式 17/18）

峰值功率策略：PO(MAX) = 90 W（PPL），PO(OPP) = 0.75×90 = 67.5 W（式 18 的 0.6/0.8 固定比）。 tD(CST) = 驱动延迟 + RCS 滤波 + CS 比较器 26 ns + QL 电容延迟 ≈ 150 ns（本库假设）：

$$R_{CS}=\frac{V_{CST(OPP1)}}{\frac{2P_{O(OPP)}}{V_{BULK(MIN)}\,\eta\,D_{MAX}}-\frac{V_{BULK(MIN)}\,t_{D(CST)}}{L_M}}=\frac{0.6}{3.47-0.24}$$

→ 0.186 Ω → 取 0.18 Ω。复核：控制阈值 3.33 A + 过冲 0.24 A → 实际峰值 3.57 A → PO(OPP) ≈ 69.5 W ✓；PO(MAX) = (801/600)×69.5 ≈ 93 W = 143% 满载 ✓。磁芯 BMAX 必须在 PPL 电流（4.63 A）下不饱和（Step 4 已含）。 线补偿：ROPP = 402 Ω（EVM 同款值）+ CCS = 100 pF；ROPP 增大 → 高线 OPP 点下移（DS §7.4.12.6）——按全线 OPP 一致性微调。

Step 7 — VS 分压：brown-in 与 OVP 双编程（式 14/16）

• RVS1（式 14，NPA = NP/NA = 5，目标 brown-in = 75 Vac）： RVS1 = (4/20)×75×1.414/365 µA = 58.1 kΩ → 取 57.6 kΩ（实际 brown-in ≈74.4 Vac） 副产品核算：90 Vac 时 IVSL 峰值 = (127/5)/57.6k = 441 µA < 580 µA → 低线 EMI 抖动自动禁用 ✓（与 DS 75 Vac 算例一致） Brown-out = 0.83×75 ≈ 62.5 Vac（式 15，内部固定比）
• RVS2（式 16，NAS = 1，VO(OVP) = 24 V = 120%）：RVS2 = 57.6k×4.5/(23.5−4.5) = 13.6 kΩ → 取 13.7 kΩ 复核：VO = 20 V → VVS = 20.5×13.7/71.3 = 3.94 V；OVP 实际触发点 ≈23.2 V（116%）✓ LV 模式分界：VVS = 2.49 V ↔ VO ≈ 12.4 V → USB-PD 的 5 V/9 V 档自动进 LV 模式（抖动幅度 ±36 mV、低 OPP 曲线、IPC 收益使能）——宽压设计务必核对这条分界线。

Step 8 — ZVS 配套组合：RRTZ / RRDM / 检测网络（式 9/10/11/36/37）

• RRTZ：tLC(MIN)（式 10）= [π−cos⁻¹(102.5/375)]×√(47µ×70p) = 1.846 rad×57 ns = 106 ns；tD(DR) 按所选隔离驱动器取 ≈60 ns（本库假设，待核实）→ tZ(MIN) = 166 ns → RRTZ = 1.12×10¹²×166 n = 186 kΩ → 取 187 kΩ（GaN 系数 11.2×10¹¹）。
• RRDM（式 11）：RRDM = [4×13.7k/(20×71.3k)]×5×10⁹×47µ/0.18 = 0.0384×1.306 M ≈ 50.2 kΩ → 取 51.1 kΩ。 窗口核验（由 DS 标定点 115 kΩ↔3.43~6.95 µs 线性缩放，推断）：窗口 ≈1.52~3.09 µs，覆盖低线满载需求 1.73 µs（裕量 12%）与高线 1.21 µs ✓。 注意分档后果：51.1 kΩ < RRDM(TH) = 55 kΩ → GaN 档 CS 故障首脉冲上限自动取 1 µs（更严保护）——这是特性不是错误。
• 检测网络（式 36/37）：CSWS(min) = COSS(QS)×[VBULK(MAX)+VOR]/(VP13+VGS_MAX)——QS 取 BSS126（DS 推荐；EVM 用 CPC3982 耗尽型，规格以各自手册为准），CSWS = 22 pF C0G/50 V；RSWS ≈ √(LSWS/CSWS) ≈ 510 Ω（DS 推荐 500~820 Ω 窗口）；QS 栅-源 18 V 双向 TVS（低结电容）。
• EVM 对照：R8 = 169 kΩ（Si 档系数 5.6×10¹¹ → tZ(MIN) = 302 ns）、R9 = 93.1 kΩ——Si 设计死区/退磁窗口整体比 GaN 档宽一倍，方向与本库一致。

Step 9 — CVDD 与软启动（式 5/6/7）

• 软启动次级电流上限（式 7）：ISEC(SS) = 5×0.836/(2×0.18)×75/178 = 4.9 A
• 最长软启动（式 6，CO(MAX) = 150 µF 假设）：tSS = 150µ×20/4.9 + 1 ms = 1.61 ms
• CVDD(min)（式 5）= (3.55 m + IDR 5 m + IQg 2 m)×1.61 m/(17−10.6) = 2.65 µF → 取 10 µF（DS 推荐值）✓
• 生存模式前提复核：VVDD 稳态 = 20.5 V > 13 V ✓（NA = 4 已保证），CVDD 只按软启动定、不按过冲定——这就是 SM 模式省下的电容体积。

Step 10 — BUR 分压与突发门限（式 38~45 + 式 1~4）

直接采用 DS 示例值（可溯源）：RBUR1 = 182 kΩ、RBUR2 = 37.4 kΩ、CBUR = 330 pF（RRUN = 20 kΩ 可选）。核算：

• VBUR_act（式 42）= 5×37.4/219.4 − 5 µA×31.05 k = 0.852 − 0.155 = 0.697 V → VCST(BUR) = 0.697/3.98 ≈ 175 mV
• ΔVBUR(AAM)（式 43）= 155 mV ✓（>150 mV 建议）；ΔVBUR(LPM)（式 44）= 84 mV ✗（<100 mV 建议——DS 示例与正文建议存在出入，本库观察：量产可微调 RBUR2 上移使并联值 ≈37 kΩ，同时满足式 45 的 2.4 V 上限）
• CBUR 核验（式 3）：≤ 40 µs×219.4k/(3×6.807 G) = 430 pF → 330 pF ✓（25 kHz 突发节奏内建立迟滞）
• ABM 进入点推算（本库，TM 功率模型）：VCST(BUR) = 175 mV ↔ IM+ ≈ 0.97 A ↔ 高线 ≈40% 载——略低于 DS 建议的 50%~60%；精确整定用 TI Excel 计算工具（DS 明言该计算“相当复杂，规格书未提供”）。

Step 11 — 反馈补偿（式 46~53）

• RFB（式 52）：最坏情况（VFB(REG) min 4.02 V、RFBI max 9.6 kΩ、SBP2 需 95 µA）→ RFB ≤ ≈29.6 kΩ，DS 取整为 28 kΩ 上限；§7.3.2 推荐 ≤20 kΩ——本库取 20 kΩ（把 ωOPTO 极点推高）。CFB = 220 pF → ωFB 极点 ≈139 kHz（DS 数字，延迟可忽略）；光耦 COPTO ≈2 nF 时 ωOPTO ≈2.8 kHz——带宽若要靠近它，加 RDIFF/CDIFF（ωZ1 放 ωOPTO 附近、ωP1 放最高 fBUR 之外，式 48/49）。
• RBIAS1（式 53）：CTR = 0.1（集电极电流 <100 µA 的保守值）、ΔIFB = 5 µA、ΔVO(ABM) 目标 200 mV → RBIAS1 = 0.1/5 µA×0.2 = 4.02 kΩ。
• RINT：不是小信号补偿——是给 ATL431 积分器“踩刹车”（重载→空载→升载连击时防止阴极电压滞留低位、SBP 唤醒变慢），按最大重复负载变化率的下冲要求整定（DS §8.2.2.5.3）。
• EVM 对照：U4 TLP383 光耦 + U3 ATL431 + U2 UCC5304 隔离驱动器——“光耦+431+隔离器”配套组合即 DS 图 8-3 的实例化。

Step 12 — 模式边界与待机预算核算（把前 11 步串成一条功率轴）

把前面所有结果映射到负载轴上，验证五段模式落位（本库推算）：

• IO(OPP)：OPP 功率 67.5 W ↔ 104% 满载 → 略超额定即进入 160 ms 计时，符合“额定内永不误触发”。
• IO(BUR)：VCST(BUR) = 175 mV ↔ 高线 ≈40% 载（Step 10）——如需上移到 50~60%，增大 VBUR（降 RBUR2），但同步核验 ΔVBUR 与式 (45) 的 2.4 V 上限。
• SBP 入口：VCST(MIN) = 153 mV ↔ 每包能量比 ABM 满包再降 (153/175)² ≈ 76% → 突发频率跌破 8.5 kHz 后由 SBP2 接管。
• VDD 待机功耗核算：等待态 540 µA×20.5 V ≈ 11.1 mW + 隔离器休眠（RUN 断电）≈ 5 mW（按所选隔离器静态参数，待核实）+ PFC 已被 IPC 关断（0 mW）+ 启动/检测链零静耗 → 距 45 mW 目标有余量，剩下的预算留给 XCD 与基准电路。
• 热后备保护：PO(MAX) = 93 W 的 PPL 电流（4.63 A）下 BMAX = 0.17 T 不饱和、RCS 峰值功率 0.18 Ω×4.63²×占空比 ≈ 0.4 W（选 1 W 以上封装，业界经验）。

Step 11 补记 — 带宽与三道“内置稳定器”的关系

外部补偿只需管 AAM 的峰值电流环（一阶被控对象，式 46），但带宽选择要避开三样东西：

1. ωOPTO（≈2.8 kHz）：光耦密勒电容极点——带宽想超过它就加 RDIFF/CDIFF 零极点对，否则 65 W→0 卸载时相位裕量先塌；
2. fSW 低限（≈240 kHz）：TM 功率级是“电压控制电流源”，fSW(MIN)/6 以下的带宽才不参与开关纹波——本库例带宽 5~10 kHz 轻松满足；
3. ABM 边界：带宽越高，环路越容易把抖动/纹波“纠正”掉——23 kHz 抖动的有效性正是建立在环路上限远低于它之上（DS §7.4.3）。 轻载交给内部：ABM 斜坡补偿（ICOMP 0.214 A/s / 6.75 µA）与 SBP 的电压模式 tON(MIN) 已经内置稳定，外部补偿不要试图覆盖突发区（DS 明示 AAM 线性理论在 ABM 不适用）。

3. 关键元件选型表（本库 65 W GaN 例汇总）

4. Application Curves 解读（DS 图 8-4~8-7 + 表 8-1）

• 四点平均效率 vs VAC（图 8-4）：230 V 点 92.13%、115 V 点 91.50%（60 W Si EVM）。曲线在中高线最平坦——TM 频率随母线升高，开关损耗（已近零）与磁损此消彼长；低线效率输在 RMS 电流与固定占空比损失。
• 10% 负载效率（图 8-5）：86.84%/84.80%——比满载低 6~8 个点，因为磁芯/偏置/驱动固定损耗占比放大；这正是五段模式要把“每包能量+频率”同时压低的动机（LPM/SBP 把脉冲能量减半再减半）。
• 满载效率（图 8-6）：93.36% @230 V——单开关反激的顶级水平，来源 = ZVS + SR 平台钳位 + 漏感能量大部入输出。
• 满载平均开关频率 vs VAC（图 8-7）：随母线近线性上升——这就是 Step 3 频率自洽验算的实测版，EMI 滤波器与变压器设计必须覆盖整个频带。
• EVM 板级参考（DS §10.2）：15 V/60 W 直流输入 EVM 的完整解（变压器 160 µH/3.5 µH/6.6:1:1、RTZ = 169 kΩ、RDM = 93.1 kΩ、VS 分压 15.4 k/6.98 k、CS = 402 Ω+100 pF、FLT = NTC 47 k+3.32 k+100 pF、VDD = 10 µF+0.1 µF、UCC5304+TLP383+ATL431）——与本库 65 W GaN 例逐项对照，可以看出 Si→GaN 的差异集中在 RTZ/RDM/SET 三处。

4.5 本库例 vs DS/EVM 设计例交叉校验

这张表是“同一控制平台跨器件代际”的最直观证据：除了 RTZ/RDM/SET 三处，两代设计的外围骨架几乎一致——这正是 UCC28781 平台复用价值所在。

精炼要点

上一级：UCC28781