开关电源知识库

MP6951 — 带智能 VDS 振铃检测的高频次级同步整流驱动器(ZVS/ACF 反激的次级标配 SR)

拓扑:反激次级同步整流(SR, Synchronous Rectification),支持 DCM/CCM/QR/ZVS/ACF/HFB 全谱系|厂商:MPS(Monolithic Power Systems)|封装:TSOT23-6(订货号 MP6951GJ)|状态:✅ 依据:MPS《MP6951 – High-Frequency Flyback SR Driver with VDS Ringing Detection》Rev. 1.0(2022-09-28,19 页),下文“DS”指此手册。数值格式为 min/typ/max(只标一个数即为 typ);“本库推算/推断”为本库基于手册事实的工程分析,已与手册事实明确区分。

本篇总结

  1. 它是什么:一颗次级侧 SR 驱动器(不是控制器,无 FB、无环路)——把外挂 SR MOSFET 当“理想二极管”用:导通压降被调节到约 40 mV(typ),电流接近零时以 20 ns(typ) 关断延迟关断。
  2. 它为谁而生:QR/ZVS/ACF 这类“次级 VDS 会振荡”的软开关反激。退磁后 VDS 谐振谷会摆到 0 V 以下,普通 SR 控制器会误开通 → 轻则多损耗、重则与初级直通炸管;MP6951 用可编程时间窗(tW,式 1) 量“低电平平台的时长”来甄别振铃,振铃期驱动自动退到弱驱动档(100 mA / 300 ns),从物理上使误开通无法建立栅压。
  3. 供电自由:HVC + SRD 双路内部电流源给 VDD 自举(50/43 mA 级),无需辅助绕组,输出电压可低到 0 V——USB-PD 宽调压(0 V 起调)场景的关键需求。
  4. 1 MHz 能力、封装是上限:硅片支持到 1 MHz,但 TSOT23-6 的 θJA=220 ℃/W、PD=0.56 W(25 ℃):本库推算 1 MHz 驱动 QG≈70 nC 的管子仅栅极损耗就 ≈0.46 W,封装先于硅片过热——1 MHz 应用要选低 QG 管(详见 03/04)。
  5. 与普通反激 SR(MP6908/NCP4307)的本质区别:防误开通不靠斜率阈值、不靠固定消隐窗,而靠“每周期采样平台时长 + 快/慢两档驱动”的自适应方案——这是它适用于 ZVS/ACF 高频场合的原因(对比核算见 02 §5)。
  6. 五件套读法:00 是逐句全译(查原文用);01 引脚与规格;02 原理深读(振铃检测机理在 §5);03 是 100 W USB-PD ZVS/ACF 的完整设计流程;04 是陷阱与排障。

描述(Description)

同步整流(类比)相当于用 SR MOSFET 替代二极管:二极管导通要承担 0.5~1 V 的正向压降代价,5 A 输出时即 2.5~5 W 的导通损耗;SR MOSFET 的导通压降仅毫欧级。但 SR MOSFET 必须受控——何时开通、何时关断、如何防止误触发。MP6951 正是提供这一控制的驱动器。

它的三项核心动作:

特性(Features,每条带数值)

应用(Applications)

关键参数速查表

参数 值(min/typ/max) 条件 设计含义(要点)
开关频率 最高 1 MHz DS 特性 高频化反激的准入条件;封装热为实际上限(见 03 §步骤 6)
压降调节 VFWD — / 40 mV / — GND−SRD 导通损耗锚点:P≈I×40 mV,与管子 RDS(ON) 无关
开通阈值 VON −110 / −80 / −50 mV SRD−GND 体二极管导通(约 −0.7 V)必然越过,判定余量充足
关断阈值 VOFF −14 / −4 / +5 mV SRD−GND 电流临近零才关门,倒灌窗口极窄
关断延迟 tDOFF — / 20 ns / — CLOAD=2.2 nF 1 MHz 死区预算内的“安全关断”(见 02 §8 的核算)
开通延迟 30 ns(快档)/ 300 ns(慢档) CLOAD=2.2 nF 快档优先效率,慢档防振铃——由 t1/tW 判定自动切换
驱动源电流 0.5 A(高档)/ 100 mA(低档) DS 表(注 5) 慢档把振铃误开通“物理欠驱动”(见 02 §5 的充电核算)
驱动灌电流 — / 3 A / — DS 表(注 5) 20 ns 关断的能力保证;下拉阻抗仅 0.5 Ω
时间窗 tW R_TW=100 kΩ → 440 ns(320~560) 式 1 振铃甄别的唯一现场整定量
开通消隐 tMOT — / 0.62 µs / — DS 表 最短导通保障;1 MHz 时占半周以上(见 02 §6 提示)
UVLO 上升 4.2 V,迟滞 0.2 V DS 表 VDD 电容按“4 V 以上可用”设计
VDD 调节 VDD_HVC=6.5 V / VDD_SRD=4.9 V(typ) SRD/HVC 组合 栅压上限 ≈6.4 V:逻辑电平管适配,GaN 需核对栅压上限
VDD 充电能力 HVC 50 mA@12 V / SRD 43 mA@30 V(typ) CDD=1 µF 免辅助绕组的供电能力;串电阻会消耗部分余量
SRD/HVC 耐压 绝对最大 −1~+180 V;推荐 −1~+150 V DS 表 式 2 核算 + 振铃裕量;串 300 Ω~1 kΩ 保护电阻
静态电流 IQ ≤355 µA(max) VDD=5 V 待机功耗预算按 max 记,不按曲线典型值

与库内相关 IC 的差异概述

库内导航(五件套)

文件 内容 何时读
01_规格书全译 Rev.1.0 全文忠实翻译(19 页逐节,含勘误注) 查原文数值/原文口径
02_引脚功能与关键规格 6 脚逐一深解(内部电路→为什么→怎么接→怎么算→坏了怎样)+ 关键参数设计含义表 画原理图、审外围时
03_内部框图与工作原理 框图走读 + 每个功能小节(振铃检测机理、式 1~4 推导与代入) 想搞懂“为什么”时
04_典型应用与设计计算 100 W USB-PD ZVS/ACF 设计需求表 + 编号设计步骤 + 选型表 动手设计时
05_设计要点_常见陷阱与故障排查 10 个陷阱(机理→现象→怎么测→怎么解)+ 排障流程树 + 布局 + 量产清单 调试误用、量产评审时

适合谁 / 不适合谁

适合

不适合

精炼要点

要点 数值 为什么重要
身份 次级 SR 驱动器(TSOT23-6) 只负责开通/关断控制,无环路无 FB
防误开通 tW 时间窗(100 kΩ→440 ns)+ 双档驱动 ZVS/ACF 次级 VDS 会振铃,误开通=直通隐患
导通损耗锚 VFWD=40 mV typ P≈I×40 mV 可预算;RDS(ON) 按 ≥20/IOUT mΩ 反选(式 4)
关断速度 tDOFF=20 ns + 3 A 灌电流 1 MHz 死区预算内完成关断,防倒灌/直通
供电 HVC+SRD 双路自举,免辅助绕组 VOUT 0 V 起调不欠压;串 300 Ω~1 kΩ 平衡保护与供电
适配栅压 VDD≈4.9~6.5 V,VDRV−H=VDD−0.1 V 逻辑电平 Si/GaN/SiC 直接驱动;GaN 栅压上限需核对
热上限 PD=0.56 W@25 ℃,θJA=220 ℃/W 1 MHz × 大 QG 管 = 封装先过热,选管先算 QG×VDD×fSW