开关电源知识库

UC3842 规格书全译 —《UCx84x Current-Mode PWM Controllers（UCx84x 电流模式 PWM 控制器）》

原文：Texas Instruments《UCx84x Current-Mode PWM Controllers》Datasheet SLUS223H – APRIL 1997 – REVISED OCTOBER 2024（1997 年 4 月首发，2024 年 10 月 H 版修订），共 61 页（正文 38 页 + 封装/订购/包装附录 23 页）。原文 PDF：datasheet/UC3842_TI_datasheet.pdf。 [译注] 委托说明中写作“SLUS248”，与本文档头不符；文档头明示 SLUS223H，以文档头为准。 本篇为规格书全文忠实翻译：特性/应用/描述/器件对比/引脚配置（8/14/20 脚逐一）/绝对最大额定值/ESD/推荐工作条件/热特性/电气特性全表逐行/典型特性曲线（图 6-1~6-10）/详细描述全章节（式 1~8 及变量定义）/应用与实现（式 9~59、全部设计数字与代入示例）/电源推荐/布局/修订历史/封装订购摘要。版权归 TI。 ⚠️ TI PDF 字形替换已甄别译出（Ω→O/NŸ、µF→PF、°C→qC、π→N、√→¾、ω→X、×→u、−→F、|·|→:·;、⌈·⌉→k·o、∝→Q 等）；无法复原处加「译注」，禁止猜测编造。 ⚠️ 原文内部不一致处均以译注标明（式 8 说明句、UCx855/UCx48x 笔误、表 8-1 的 100 kHz vs 正文 110 kHz、式 40 数值、放电电流 6 mA vs 图 6-1 等），以电气特性表与设计流程正文为准。 插图为原版图翻拍（img/ds_ 前缀，裁自 SLUS223H 原 PDF 第 3/9/10/11/14/16/17/18/19/20/21/22/36 页），每张含原图题，未做任何描改。

1. 特性（FEATURES，全译）

2. 应用（APPLICATIONS）

3. 描述（DESCRIPTION，全译）

UCx84x 系列控制集成电路以最少的外部元件，提供实现离线或 DC-DC 固定频率电流模式（Current Mode）控制方案所需的全部特性。内部实现的电路包括：启动电流小于 1 mA 的欠压锁定（UVLO），以及在误差放大器输入端微调精度的精密基准。其他内部电路包括：提供锁存（latched）运行的逻辑、同时提供限流控制的脉冲宽度调制（PWM, Pulse-Width Modulation）比较器，以及设计为可源/灌高峰值电流的图腾柱输出级。该输出级专为驱动 N 沟道 MOSFET 设计，在输出级处于关断状态时保持低电平。

该 UCx84x 家族有多种封装、温度范围、最大占空比以及开通/关断阈值与迟滞范围可供选择。开通/关断迟滞较大的器件适合离线电源，迟滞范围较窄的器件面向 DC-DC 应用。UC184x 器件规格覆盖 −55 ℃~125 ℃，UC284x 系列为 −40 ℃~85 ℃，UC384x 系列为 0 ℃~70 ℃。

4. 器件对比表（Device Comparison Table）

分档 UVLO 开通 UVLO 关断 适用场合 温度范围 最大占空比
UC1842 / UC2842 / UC3842 16 V 开通 10 V 关断 离线应用 UC184x：−55~125 ℃；UC284x：−40~85 ℃；UC384x：0~70 ℃ 至 100%
UC1843 / UC2843 / UC3843 8.4 V 开通 7.6 V 关断 DC-DC 应用（输入已稳压） 同上 至 100%
UC1844 / UC2844 / UC3844 16 V 开通 10 V 关断 离线应用 同上 至 50%
UC1845 / UC2845 / UC3845 8.4 V 开通 7.6 V 关断 DC-DC 应用 同上 至 50%

5. 封装信息（Package Information）

型号组 封装（引脚数）与标称尺寸（长×宽，含引脚）
UC184x JG（CDIP，8 脚）7.62 mm × 6.67 mm；FK（LCCC，20 脚）8.89 mm × 8.89 mm；W（CFP，14 脚）9.21 mm × 6.3 mm
UC284x D（SOIC，8 脚）4.90 mm × 6.00 mm；D（SOIC，14 脚）8.65 mm × 6.00 mm；P（PDIP，8 脚）9.81 mm × 9.43 mm
UC384x D（SOIC，8 脚）4.90 mm × 6.00 mm；D（SOIC，14 脚）8.65 mm × 6.00 mm；P（PDIP，8 脚）9.81 mm × 9.43 mm

[译注] 传统 UC3842 命名中的 N（PDIP-8）/D（SOIC-8）/DW（SOIC-14）分别对应本文档的 P / D-8 / D-14 封装；文档另含军品级 JG（CDIP-8）、W（CFP-14）、FK（LCCC-20）。全部可订购型号（含 5962 军品号、状态 Active/NRND/Obsolete、RoHS、MSL、编带/管装包装尺寸）见原文第 38~61 页 Addendum 与 Pack Materials 表。

6. 引脚配置与功能（Pin Configuration and Functions）

6.1 引脚图（顶视图）

图 5-1 D/JG/P 封装 8 脚引脚配置（翻拍自手册）

6.2 引脚功能（表 5-1，全译）

名称 8 脚 14 脚 20 脚 类型 说明
COMP 1 1 2 O 误差放大器补偿脚。外接补偿元件接此脚以修改误差放大器输出。误差放大器内部限流，故用户可将 COMP 外部强制接地来命令零占空比。
GROUND 5 9 13 G 模拟地。无 PWRGND 的封装中，GROUND 同时充当功率地与模拟地。
PWRGND — 8 12 G 功率地。无 PWRGND 的封装中，GROUND 同时充当两者。
ISENSE 3 5 7 I 初级侧电流检测脚。接电流检测电阻。PWM 用此信号终止 OUTPUT 开关导通。可对此脚施加电压斜坡，将器件配置为电压模式控制运行。
NC — 2,4,6,13 1,3,4,6,8,9,11,14,16,19 — 请勿连接。
OUTPUT 6 10 15 O 外部 MOSFET 的栅驱动。OUTPUT 是片上驱动级的输出，可直接驱动 MOSFET，源/灌峰值电流可达 1 A。VCC 低于开通阈值时 OUTPUT 被主动拉低。
RT/CT 4 7 10 I/O 固定频率振荡器设定点。此脚经定时电阻 RRT 接 VREF、定时电容 CCT 接 GROUND 以设定开关频率。为获得最佳性能，定时电容到器件 GROUND 的引线尽量短而直；可能的话，定时电容与其他所有功能分别使用独立的地走线。振荡器频率按下式估算：fOSC = 1.72/(RRT × CCT)（式 1），式中 fOSC 单位为 Hz，RRT 单位为 Ω，CCT 单位为 F。定时电阻不得小于 5 kΩ。UCx842 与 UCx843 的 OUTPUT 栅驱动频率 fSW 等于 fOSC，占空比可高达 100%；UCx844 与 UCx845 的频率等于 fOSC 的一半，占空比至 50%。
VC — 11 17 I 输出栅驱动的偏置电源输入。无此脚的 PWM 控制器从 VCC 脚为栅驱动供电。VC 必须接一个至少 10 倍于设计中所用主开关 FET 栅电容的旁路电容。
VCC 7 12 18 I 为器件供电的模拟控制器偏置输入。总 VCC 电流 = 静态 VCC 电流 + 平均 OUTPUT 电流。已知开关频率与 MOSFET 栅电荷 Qg，平均 OUTPUT 电流可由 IOUTPUT = Qg × fSW 计算（式 2）。此脚需要一个典型 0.1 µF 的旁路电容，直接接地且走线尽量短；VCC 上还需另一个至少 10 倍于主开关 FET 栅电容的旁路电容。
VFB 2 3 5 I 内部误差放大器的反相输入。VFB 用于控制功率变换器的电压反馈环路，使其稳定工作。
VREF 8 14 20 O 5 V 基准电压。VREF 经定时电阻为振荡器定时电容提供充电电流。在 VREF 与 GROUND 之间就近放置陶瓷旁路电容，对基准稳定性很重要，最少需要 0.1 µF 陶瓷电容；VREF 上的外部负载还需额外旁路。

（脚注：I = 输入，O = 输出，G = 地。）

7. 规格（Specifications）

7.1 绝对最大额定值（6.1 节，全表；除非另有说明，在工作自由空气温度范围内）

参数 条件 MIN MAX 单位
VVCC 低阻抗源 — 30 V
VVCC IVCC < 30 mA 自限制（Self Limiting） — —
VVFB 与 VISENSE 模拟输入电压 −0.3 6.3 V
VVC 输入电压，仅 Q 与 D 封装[译注：本文档封装清单无 Q 封装，6.3 节脚注亦只提 D 封装，疑排印残留] — 30 V
IOUTPUT 输出驱动电流 — ±1 A
ICOMP 误差放大器输出灌电流 — 10 mA
EOUTPUT 输出能量（容性负载） — 5 µJ
TJ 结温 — 150 ℃
Tstg 存储温度 −65 150 ℃

（超出绝对最大额定值运行可能造成器件永久损坏；绝对最大额定值并不意味着在这些或任何其他条件下器件可正常工作。）

7.2 ESD 额定值（6.2 节）

参数 条件 值 单位
V(ESD) 静电放电 人体模型（HBM），per ANSI/ESDA/JEDEC JS-001，所有引脚 ±3000 V
V(ESD) 静电放电 器件充电模型（CDM），per JEDEC JESD22-C101，所有引脚 ±2000 V

（脚注：JEDEC JEP155 指出 500 V HBM 即可在标准 ESD 控制流程下安全制造；JEP157 指出 250 V CDM 即可。）

7.3 推荐工作条件（6.3 节）

参数 条件 MIN MAX 单位
VVCC 与 VVC 供电电压 12 28 V
VVFB 输入电压 — 2.5 V
VISENSE 输入电压 — 1 V
IVCC 电源电流（外部限制） — 25 mA
IOUTPUT 平均输出电流 — 200 mA
IVREF 基准输出电流 — −20 mA
fOSC 振荡器频率 100 500 kHz
TA 工作自由空气温度 UC184x：−55；UC284x：−40；UC384x：0 UC184x：125；UC284x：85；UC384x：70 ℃

（脚注：VC 与功率地的上述推荐电压仅适用于 D 封装。）

7.4 热特性（6.4 节，全表）

热学参数 D（SOIC）8 脚 D（SOIC）14 脚 P（PDIP）8 脚 FK（LCCC）20 脚 单位
RθJA 结到环境热阻 117.4 87.9 74.1 — ℃/W
RθJC(top) 结到外壳（顶） 51.5 42.2 63.4 36.2 ℃/W
RθJB 结到板 61 44.7 50.5 35.4 ℃/W
ψJT 结到顶特性参数 7.8 8.8 34.6 — ℃/W
ψJB 结到底特性参数 60.2 44.3 49.2 — ℃/W
RθJC(bottom) 结到外壳（底） — — — 4.1 ℃/W

7.5 电气特性（6.5 节，全表逐行）

测试条件（表头全译）：工作自由空气温度范围内（除非另有说明）——UC184x：−55 ℃ ≤ TA ≤ 125 ℃；UC284x：−40 ℃ ≤ TA ≤ 85 ℃；UC384x：0 ℃ ≤ TA ≤ 70 ℃；VVCC = 15 V（见脚注 2）；VCC 对地 0.1 µF 电容、VREF 对地 0.1 µF 电容；RRT = 10 kΩ；CCT = 3.3 nF；TJ = TA。

参数 测试条件 MIN TYP MAX 单位
基准部分（REFERENCE SECTION） — — — — —
VVREF 基准电压 IVREF = 1 mA，TJ = 25 ℃：UC184x 与 UC284x 4.95 5 5.05 V
VVREF 基准电压 IVREF = 1 mA，TJ = 25 ℃：UC384x 4.9 5 5.1 V
线性调整率 12 ≤ VCC ≤ 25 V — 6 20 mV
负载调整率 1 ≤ IVREF ≤ 20 mA — 6 25 mV
温度稳定度 见脚注 (1)(3) — 0.2 0.4 mV/℃
总输出变化量 线性、负载、温度 (1)：UC184x 与 UC284x 4.9 — 5.1 V
总输出变化量 线性、负载、温度 (1)：UC384x 4.82 — 5.18 V
输出噪声电压 10 Hz ≤ fOSC ≤ 10 kHz，(1)，TJ = 25 ℃ — 50 — µV
长期稳定度 TA = 125 ℃，1000 小时 (1) — 5 25 mV
输出短路电流 — −30 −100 −180 mA
参数 测试条件 MIN TYP MAX 单位
振荡器部分（OSCILLATOR SECTION） — — — — —
fOSC 初始精度 TJ = 25 ℃ (5) 47 52 57 kHz
电压稳定度 12 ≤ VCC ≤ 25 V — 0.2% 1% —
温度稳定度 TMIN ≤ TA ≤ TMAX (1) — 5% — —
VRT/CT 幅度 峰-峰值 (1) — 1.7 — V
参数 测试条件 MIN TYP MAX 单位
误差放大器部分（ERROR AMPLIFIER SECTION） — — — — —
VVFB 输入电压 VCOMP = 2.5 V：UC184x 与 UC284x 2.45 2.5 2.55 V
VVFB 输入电压 VCOMP = 2.5 V：UC384x 2.42 2.5 2.58 V
IVFB 输入偏置电流 —：UC184x 与 UC284x — — −1 µA
IVFB 输入偏置电流 —：UC384x — — −2 µA
AVOL 开环增益 2 ≤ VCOMP ≤ 4 V 65 90 — dB
单位增益带宽 TJ = 25 ℃ (1) 0.7 1 — MHz
PSRR 电源抑制比 12 ≤ VCC ≤ 25 V 60 70 — dB
I(snk) COMP 灌电流 VVFB = 2.7 V，VCOMP = 1.1 V 2 6 — mA
I(src) COMP 拉电流 VVFB = 2.3 V，VCOMP = 5 V −0.5 −0.8 — mA
VCOMP High 高电平输出电压 VVFB = 2.3 V，RL = 15 kΩ（COMP 对地） 5 6 — V
VCOMP Low 低电平输出电压 VVFB = 2.7 V，RL = 15 kΩ（COMP 对 VREF） — 0.7 1.1 V
参数 测试条件 MIN TYP MAX 单位
电流检测部分（CURRENT SENSE SECTION） — — — — —
ACS 增益 见脚注 (4)(6) 2.85 3 3.15 V/V
VISENSE 最大输入信号 VCOMP = 5 V (4) 0.9 1 1.1 V
PSRR 电源抑制比 12 V ≤ VVCC ≤ 25 V (1)(4) — 70 — dB
IISENSE 输入偏置电流 — — −2 −10 µA
tDLY 输出延迟 VISENSE 自 0 V 阶跃至 2 V (1) — 150 300 ns
参数 测试条件 MIN TYP MAX 单位
输出部分（OUTPUT SECTION） — — — — —
VOUT Low 低电平输出电压 ISINK = 20 mA — 0.1 0.4 V
VOUT Low 低电平输出电压 ISINK = 200 mA — 1.5 2.2 V
VOUT High 高电平输出电压 ISOURCE = 20 mA 13 13.5 — V
VOUT High 高电平输出电压 ISOURCE = 200 mA 12 13.5 — V
tRISE 上升时间 (1) COUTPUT = 1 nF，TJ = 25 ℃ — 25 150 ns
tFALL 下降时间 (1) COUTPUT = 1 nF，TJ = 25 ℃ — 25 150 ns
参数 测试条件 MIN TYP MAX 单位
欠压锁定（UNDERVOLTAGE LOCKOUT, UVLO） — — — — —
VCCON 使能阈值 UC1842/4 与 UC2842/4 15 16 17 V
VCCON 使能阈值 UC3842/4 14.5 16 17.5 V
VCCON 使能阈值 UCx843/5 7.8 8.4 9 V
VCCOFF UVLO 关断阈值 UC1842/4 与 UC2842/4 9 10 11 V
VCCOFF UVLO 关断阈值 UC3842/4 8.5 10 11.5 V
VCCOFF UVLO 关断阈值 UCx843/5 7 7.6 8.2 V
参数 测试条件 MIN TYP MAX 单位
PWM — — — — —
DMAX 最大占空比 UCx842/3 92% 97% 100% —
DMAX 最大占空比 UC1844/5 与 UC2844/5 46% 48% 50% —
DMAX 最大占空比 UC3844/5 47% 48% 50% —
DMIN 最小占空比 — — — 0% —
参数 测试条件 MIN TYP MAX 单位
总待机电流（TOTAL STANDBY CURRENT） — — — — —
IVCC 启动电流 — — 0.5 1 mA
IVCC 工作电源电流 VVFB = VISENSE = 0 V — 11 17 mA
VCC 齐纳电压 IVCC = 25 mA 30 39 — V

电气特性表脚注（全译）： (1) 设计保证（Specified by design），非量产测试。 (2) 先将 VCC 调到启动阈值以上，再设定为 15 V。 (3) 温度稳定度（有时称平均温度系数）定义为：Temp Stability = |VREF(max) − VREF(min)| / |TJ(max) − TJ(min)|；VREF(min) 与 VREF(max) 为相应温度范围内测得的最小/最大基准电压；注意电压极值不一定出现在温度极值处。 (4) 在 VFB = 0 V 时于锁存器动作点测量。 (5) OUTPUT 开关频率 fSW：UCx842 与 UCx843 等于振荡器频率 fOSC；UCx844 与 UCx845 为振荡器频率的一半。 (6) 增益定义为 A = ΔVCOMP/ΔVISENSE，0 V ≤ VISENSE ≤ 0.8 V。

7.6 典型特性曲线（6.6 节，图 6-1~6-10 逐图列出）

图 6-2 电流检测输入阈值 vs 误差放大器输出电压（翻拍自手册）

图 6-9 死区时间 vs 定时电容 CCT（翻拍自手册）

8. 详细描述（Detailed Description）

8.1 概述（7.1 Overview，全译）

UCx84x 系列控制集成电路以最少的外部元件提供实现 AC-DC 或 DC-DC 固定频率电流模式控制方案所需的特性。保护电路包括欠压锁定（UVLO）与限流。内部实现的电路包括：小于 1 mA 的启动电流、在误差放大器输入端微调精度的精密基准、实现锁存运行的逻辑、同时提供限流控制的 PWM 比较器，以及设计为源/灌高峰值电流的图腾柱输出级。该输出级专为驱动 N 沟道 MOSFET 设计，在输出级关断时保持低电平。

系列内各型号的主要差别是 UVLO 阈值、允许的环境温度范围与最大占空比。UCx842 与 UCx844 为离线 AC-DC 应用设计，典型 UVLO 阈值 16 V（开通）/10 V（关断）。UCx843 与 UCx845 为 DC-DC 应用的已稳压输入设计，对应典型阈值 8.4 V（开通）/7.6 V（关断）。UCx842 与 UCx843 占空比可接近 100%；UCx844 与 UCx845 通过增加一个内部 T（翻转）触发器获得 0%~50% 的占空比范围——该触发器每隔一个时钟周期封锁一次输出。

UC184x 系列的工作温度范围为 −55 ℃~125 ℃；UC284x 系列为 −40 ℃~85 ℃；UC384x 为 0 ℃~70 ℃。

8.2 功能框图（7.2 Functional Block Diagrams）

图 7-1 UCx842/UCx843 功能框图（无翻转触发器，翻拍自手册）

8.3 特性描述（7.3 Feature Description，全章节全译）

7.3.1 引脚详解（Detailed Pin Description）

$$f_{OSC} = \frac{1.72}{R_{RT}\times C_{CT}}\qquad(3)$$

式中开关频率（原文如此，变量写作 fSW——按式 (1) 应为 fOSC）单位 Hz，RRT 单位 Ω，CCT 单位 F。

$$I_{OUTPUT} = Q_g\times f_{SW}\qquad(4)$$

UCx84x 的 VCC 供电电压钳位典型 34 V，而低阻抗源下 VCC 绝对最大值 30 V。输入电压高于推荐 VCC 的应用应在 VCC 上串联一个电阻以增大源阻抗，其最大值按式 (5) 计算：

$$R_{VCC(max)}=\frac{V_{IN(min)}-V_{VCC(max)}}{I_{VCC}+\lceil Q_g\times f_{SW}\rceil}\qquad(5)$$

[译注] 式中括号/取整符号在 PDF 提取中呈 :·; 与 k·o 形态，k·o 按 TI 惯例应为向上取整 ⌈Qg×fSW⌉。式中 VIN(min) 为用于给 VCC 供电的最小电压，VVCC(max) 为 VCC 钳位电压最大值，IVCC 为不考虑栅驱动电流的 IC 电源电流，Qg 为外部功率 MOSFET 栅电荷，fSW 为开关频率。

UCx84x 家族的开通/关断阈值差异显著：UCx842 与 UCx844 为 16 V/10 V；UCx843 与 UCx845（原文误排为“UCx855”[译注]）为 8.4 V/7.6 V。为防噪声，VCC 应使用电解电容滤波，另并联陶瓷电容旁路到地，电容靠近 IC 引脚放置。

7.3.2 逐脉冲限流（Pulse-by-Pulse Current Limiting）：逐脉冲限流是电流模式控制方案的固有属性。只需钳位误差电压即可建立峰值电流上限。准确的限流便于优化磁元件与功率半导体元件，同时保证电源可靠运行。

7.3.3 电流检测（Current-Sense）：外部串联电阻 RCS 检测电流并转换为电压，作为 ISENSE 脚输入。ISENSE 是 PWM 比较器的同相输入，与正比于误差放大器输出电压的信号比较；电流检测放大器增益典型 3 V/V。ISENSE 峰值电流由式 (6) 决定：

$$I_{SENSE}=\frac{V_{ISENSE}}{R_{CS}}\qquad(6)$$

VISENSE 典型值 1 V。为抑制次级二极管反向恢复或等效容性负载及寄生阻抗引起的开关瞬变，可能需要小型 RC 滤波器（RCSF、CCSF）；该滤波器时间常数可远小于变换器开关周期。（图 7-3 电流检测电路：ISENSE 经 RCSF/CCSF 滤波入检测放大器；COMP 经 2R/R 分压、1 V 失配后入 PWM 比较器。）

图 7-3 电流检测电路（翻拍自手册）

7.3.4 低输出电阻误差放大器（Error Amplifier With Low Output Resistance）：误差放大器输出为集电极开路并联电流源，输出电阻低，故补偿脚可用各种阻抗网络作反馈。COMP 常用作次级侧调节的控制端口：用外部次级侧可调基准（如 TL431）产生误差信号，经光耦跨越次级-初级隔离边界；此配置下 COMP 直接接光耦反馈。初级侧则须将误差放大器反相输入 VFB 接 GROUND（原文误排为“UCx48x”[译注]）——VFB 接地后 COMP 被强制为高态并输出电流，典型 0.8 mA；光耦必须克服该拉电流能力，才能把 COMP 拉到误差放大器输出高电平 VOH 以下。初级侧调节时，VFB 用电阻分压提供正比于被调节输出电压的信号，电压环补偿元件接在 VFB 与 COMP 之间。误差放大器内部同相输入微调至 2.5 V。COMP 的内部分压器保持 R:2R 比例，其具体阻值对应用不关键（图 7-4：脚注“误差放大器可源/灌高达 0.5 mA”；图中基准电流源标 0.5 mA）。

7.3.5 欠压锁定（Undervoltage Lockout）：UCx84x 具有欠压锁定保护电路，保证上电/掉电序列期间受控运行。UVLO 确保 VCC 达到足以让 UCx84x 完全正常工作的电平后，才使能输出级。UCx842/843/844/845 的 UVLO 阈值针对两组应用优化：离线电源与 DC-DC 变换器。UCx842/UCx844 的 6 V 迟滞防止上电序列中 VCC 振荡，这一较宽的 VCCON~VCCOFF 区间使其非常适合离线 AC 输入应用；UCx843/UCx845 的 VCCON~VCCOFF 迟滞窄得多，可用于输入已稳压的 DC-DC 应用。

启动电流小于 1 mA，便于从离线变换器整流输入高效自举（图 7-7）：正常工作期间 VCC 由辅助绕组 NA 经 DBIAS 与 CVCC 建立；启动时 CVCC 须经 RSTART 充电到 16 V。以 1 mA 启动电流计，VAC = 90 VRMS（低线）时 RSTART 大到 100 kΩ 仍能给 CVCC 充电；即使高线（VAC = 130 VRMS）下 RSTART 功耗也小于 350 mW。

UVLO 期间 IC 电源电流小于 1 mA；跨越开通阈值后升至最大 17 mA（典型 11 mA）。欠压锁定期间输出驱动处于高阻态，仅灌入极小电流。可在 MOSFET 栅-源间放泄放电阻，防止 UVLO 期间杂散漏电流误开通功率开关。（图 7-5 UVLO 阈值表：UCx842/843/844/845——VON = 16/8.4 V，VOFF = 10/7.6 V，UVLO 下 IVCC < 1 mA、工作 < 17 mA；图 7-6 UVLO 开/关剖面。图 7-7 给 UCx84x 供电：VAC-CIN-RSTART（IVCC×1 mA）-CVCC（0.1 µF，[译注：原文印作 0.1 PF，系 µF→PF 字形替换]）-DBIAS-NA，RCS 接 ISENSE。）

图 7-5 UVLO 阈值（翻拍自手册）

图 7-7 给 UCx84x 供电（自举启动，翻拍自手册）

7.3.6 振荡器（Oscillator）：振荡器允许最高 500 kHz 开关频率。UCx842/UCx843 的 OUTPUT 栅驱动与振荡器同频，可工作在接近 100% 占空比；UCx844/UCx845 因内部 T 触发器每隔一个时钟周期封锁输出，OUTPUT 频率为振荡器一半，最大占空比 < 50%。外部电阻 RRT 接 VREF 到 RT/CT，设定定时电容 CCT（接 RT/CT 到 GROUND）的充电电流。推荐 RRT ≥ 5 kΩ 以设定内部振荡器正斜坡时间——用 5 kΩ 或更大的 RRT 可保持内阻抗与外部振荡设定电阻之间的良好比例，使频率随温度变化最小；小于推荐最小值可能导致频率随温度、器件容差或工艺漂移。

振荡器波形峰-峰幅度 1.7 V。UCx842/843 最大占空比约 100%；UCx844/845 被内部翻转触发器钳位到最大 50%——该占空比钳位对多数反激与正激变换器有利。为获得最佳 IC 性能，死区时间不得超过振荡器时钟周期的 15%。放电电流（室温典型 6 mA）设定死区时间，见图 6-9。放电（即死区）期间，内部时钟信号将输出封锁为低态。这把最大占空比 DMAX 限制为：

$$D_{MAX} = 1 - t_{DEADTIME}\times f_{OSC}\qquad(7)$$

$$D_{MAX} = 1 - t_{DEADTIME}\times\frac{f_{OSC}}{2}\qquad(8)$$

[译注] 式 (8) 前的正文句写作“Equation 8 applies to UCx842 and UCx843 units…maximum duty cycle can be as high as 100%”，与式 (8)（fOSC/2、50%）矛盾；按上下文该句应指式 (7)（UCx842/843 的 fSW = fOSC、占空比可达 100%），式 (8) 适用于 UCx844/845（fSW = fOSC/2、50%）。原文排印错误，以式与后句为准。

功率管关断时，噪声尖峰会耦合到振荡器 RT/CT 端。高占空比下 RT/CT 电压在尖峰出现时正接近阈值电平（约 2.7 V，由内部振荡器电路建立），足够幅度的尖峰会使振荡器提前翻转。为减小噪声尖峰，CCT 取尽量大（注意死区随 CCT 增大）；推荐 CCT 永不低于约 1000 pF。此类噪声常由外部寄生参数在关断时把 OUTPUT 拉到地以下造成——驱动 MOSFET 时尤其如此；GROUND 到 OUTPUT 之间的肖特基二极管钳位可防止此类输出噪声馈入振荡器。（图 7-8 振荡器部分电路：VREF-RRT-RT/CT-CCT-GROUND；RRT > 5 kΩ 时 fOSC = 1.72/(RRT×CCT)。）

图 7-8 振荡器部分电路（翻拍自手册）

7.3.7 同步（Synchronization）：最简单的强制同步方法采用近乎标准配置的定时电容 CCT：CCT 不直接接地，而是经一个小电阻接地，该电阻即同步脉冲输入端，同步脉冲把 CCT 电压抬到振荡器内部上限阈值之上。PWM 以 RRT 与 CCT 设定的频率运行，直到同步脉冲出现。该方案的优点之一是保留本地斜坡供斜坡补偿使用。UC3842/3/4/5 的振荡器频率必须设得比同步脉冲流低约 20%，并在该电阻上施加 0.5 V 脉冲。（图 7-9：RRT/CCT 串联电阻，图中标 24 Ω——[译注] 原文印作“24 O”，Ω→O 字形替换。）

7.3.8 关断技术（Shutdown Technique）：PWM 控制器（图 7-10）可用两种方法关断：把 ISENSE 电压抬到 1 V 以上，或把 COMP 拉到地以上两个二极管压降以下。任一方法都使 PWM 比较器输出为高。PWM 锁存器复位优先，因此 COMP 或 ISENSE 上的关断条件撤除后，输出保持低电平，直到下一时钟周期。例如：可加一个 SCR 实现外部锁存关断——将 VCC 循环降到 UVLO 下阈值以下即可复位，此时基准关断，允许 SCR 复位。（图 7-10：1 kΩ/30 Ω/500 Ω 网络与 SHUTDOWN 信号，接电流检测电阻。）

图 7-10 关断技术（翻拍自手册）

7.3.9 斜坡补偿（Slope Compensation）：可将振荡器斜坡的一部分经电阻与电流检测信号求和，为需要占空比超过 50% 的变换器提供斜坡补偿（图 7-11）。注意 CCSF 与 RCSF 构成滤除前沿开关尖峰的滤波器。

图 7-11 斜坡补偿（翻拍自手册）

7.3.10 软启动（Soft Start）：上电时希望从零占空比开始逐渐加宽 PWM 脉冲宽度。UCx84x 无内部软启动控制，但用三个元件即可外部轻松实现：R/C 网络提供一个时间常数来控制误差放大器的输出，再用一只晶体管把这些元件与两节点的正常运行隔离开来；晶体管的增益也使 RT/CT 时间常数上的负载效应最小。（图 7-12：VREF-RSS-CSS 至 COMP。）

图 7-12 软启动电路（翻拍自手册）

7.3.11 电压模式（Voltage Mode）：占空比控制（电压模式）下，脉冲宽度调制通过比较误差放大器输出与人工斜坡实现。振荡器定时电容 CCT 用于在电流或电压模式 IC 上生成锯齿波。电压模式配置时，将此锯齿波输入电流检测脚 ISENSE，在 PWM 比较器中与误差电压比较——此法中锯齿波而非实际初级电流决定脉宽。环路补偿与电压模式控制器类似，但因 UCx84x 是低输出电阻电压放大器（传统电压模式控制器用跨导型/电流型放大器）而有细微差异。拓扑与补偿的进一步参考见《Closing the Feedback Loop》（SLUP068）。（图 7-13 电流模式 PWM 用作电压模式 PWM：1N4148、2N2907、2N2222、2.7 kΩ、1 kΩ。）

图 7-13 电流模式 PWM 用作电压模式 PWM（翻拍自手册）

8.4 器件功能模式（7.4 Device Functional Modes）

正常工作（7.4.1）：IC 可用于峰值电流模式或电压模式控制。峰值电流模式下控制器调节变换器峰值电流与占空比；电压模式下调节占空比。系统峰值电流与占空比的调节由集成误差放大器与外部反馈电路实现。

UVLO 模式（7.4.2）：系统启动时 VCC 自 0 V 上升；在达到开通阈值之前 IC 处于 UVLO 模式，此时 VREF 尚未建立。VCC 高于 1 V 且低于开通阈值时，VREF 脚经 5 kΩ 电阻被主动拉低——因此 VREF 可用作指示 UVLO 模式的逻辑信号。若 VCC 偏置电压降到 UVLO 关断阈值以下，PWM 开关停止、VREF 回 0 V。对 VCC 施加大于 UVLO 开通阈值的电压即可重启。

9. 应用与实现（Application and Implementation）

注：以下应用节信息不属于 TI 器件规范，TI 不担保其准确性与完整性。客户须自行确定元件适用性并验证设计。

9.1 应用信息（8.1）

UCx84x 控制器是峰值电流模式脉冲宽度调制器，带片上放大器，可用于隔离与非隔离电源设计。片上图腾柱栅驱动可输出 1 A 峰值电流；这是可工作到 500 kHz 开关频率的高速 PWM。

9.2 开环实验室测试台（8.1.1）

图 8-1 为开环实验室测试台，演示 UCx84x 器件及内部电路的设置与使用。高负载峰值电流要求精细的接地技术：定时与旁路电容可在靠近 GROUND 引脚的单点接地。晶体管与 5 kΩ 电位器对振荡器波形采样，向 ISENSE 端施加可调斜坡。（图 8-1 元件：4.7 kΩ、100 kΩ、1 kΩ、5 kΩ 电位器、0.1 µF×2——[译注：原文印作“4.7 NŸ/100 NŸ/1 NŸ/0.1 PF”，为 kΩ 与 µF 字形替换]。）

图 8-1 开环实验室测试台（翻拍自手册）

9.3 典型应用（8.2）

图 8-2 为 UC2842 离线反激变换器典型应用。UC2842 使用内环电流控制环路：小电流检测电阻检测初级电感电流斜坡，把电感电流波形转换为电压信号直接送入初级侧 PWM 比较器——内环决定对输入电压变化的响应。外环电压控制环路把输出电压的一部分与误差放大器输入端的基准电压比较。离线隔离应用中，隔离输出的电压反馈用次级侧误差放大器与可调基准（如 TL431）实现，误差信号经光耦跨越初-次级隔离边界（光耦集电极接 VREF 脚、发射极接 VFB）——外环决定对负载变化的响应。

图 8-2 关键元件（原文数值照录）：CIN 180 µF；RSTART 100 kΩ（两只 50 kΩ 串联）；CVCC 120 µF；RVCC 22 Ω；RCS 0.75 Ω；RG 10 Ω；RBLEEDER 10 kΩ；RRT 15.4 kΩ；CCT 1000 pF；CRAMP 10 nF；RRAMP 24.9 kΩ；RCSF 4.2 kΩ；CCSF 100 pF；RP 未安装（Not Populated）；RCOMPp 10 kΩ；CCOMPp 10 nF；RFBG 4.99 kΩ；ROPTO 1 kΩ；RLED 1.3 kΩ；RTLbias 1 kΩ（10 V 稳压管供电）；RFBU 9.53 kΩ；RFBB 2.49 kΩ；RCOMPz 88.7 kΩ；CCOMPz 0.01 µF；CVCCbp 0.1 µF；CVREF 1 µF；CSNUB 10 nF；RSNUB 50 kΩ；LP = 1.5 mH；NP:NS = 10；NP:NA = 10；COUT 2200 µF；输出 12 V/4 A；VIN = 85~265 VAC。

图 8-2 典型应用设计实例原理图（UC2842 离线反激，翻拍自手册）

9.4 设计要求（8.2.1，表 8-1）

参数 测试条件 MIN NOM MAX 单位
VIN 输入电压 — 85 115/230 265 VRMS
fLINE 线频率 — 47 50/60 63 Hz
VOUT 输出电压 IOUT(min) ≤ IOUT ≤ IOUT(max) 11.75 12 12.25 V
VRIPPLE 输出纹波电压 IOUT(min) ≤ IOUT ≤ IOUT(max) — — 100 mVpp
IOUT 输出电流 — 0 4 — A
fSW 开关频率 — — 100 — kHz
η 效率 — — 85% — —

[译注] 表 8-1 的 fSW 标称 100 kHz 与 §8.2.2.2 明确选择的 110 kHz 不一致；以设计流程正文（110 kHz）为准，后续计算均按 110 kHz。

9.5 详细设计流程（8.2.2）

本流程给出用 UC2842 设计离线通用输入连续导通模式（CCM, Continuous Conduction Mode）反激变换器的步骤（元件名见图 8-2）。

9.5.1 输入母线电容与最小母线电压（8.2.2.1）：母线电容可由并联的多个电容组成，电容间常串小电感以抑制差模传导噪声。输入电容值决定最小母线电压：母线电压设得低（用最小输入电容）→ 初级峰值电流更高，MOSFET、变压器与输出电容应力更大；母线电压设得高（用更大输入电容）→ 输入源峰值电流更高且电容体积更大。折中决定可接受的最小输入电压。初级母线电容总量 CIN 依据变换器功率 POUT、效率目标 η、最小输入电压 VIN(min) 选择，以维持可接受的最小母线电压 VBULK(min)（式 9）：

$$C_{IN}=\frac{2\times P_{IN}\times\left(0.25+\dfrac{1}{\pi}\times\arcsin\dfrac{V_{BULK(min)}}{\sqrt{2}\times V_{IN(min)}}\right)}{\left(2\times V_{IN(min)}^{2}-V_{BULK(min)}^{2}\right)\times f_{LINE(min)}}\qquad(9)$$

式中 VIN(min) 为最小交流输入电压有效值 85 VRMS，其最小线频率 fLINE(min) = 47 Hz。[译注] 原文 PDF 字形：π 印作 N、√ 印作 ¾；本式按数值反推复原——代入 PIN = 48/0.85 = 56.47 W、VBULK(min) = 75 V：arcsin(75/120.2) = 0.6752 rad，分子 2×56.47×(0.25+0.2149) = 52.5，分母 (2×85²−75²)×47 = 414775，CIN ≈ 126 µF，与正文“母线电容必须大于 126 µF”完全吻合。按元件容差与效率估计，设计选取 180 µF。

9.5.2 变压器匝比与最大占空比（8.2.2.2）：变压器设计从选择合适开关频率开始。UC2842 可开关到 500 kHz，但变换器总体尺寸、开关损耗、磁芯损耗、系统兼容性及对通信频段的干扰一般决定最佳频率。此离线变换器取 fSW = 110 kHz，兼顾变压器与 EMI 滤波器的最小尺寸和可接受的损耗。

初级-次级匝比 NPS 可按期望的 MOSFET 耐压与次级二极管耐压选择。最大输入电压 265 VRMS，峰值母线输入电压按式 (10)：

$$V_{BULK(max)}=\sqrt{2}\times V_{IN(max)}\approx 375\ \mathrm{V}\qquad(10)$$

为最小化系统成本选用易得的 650 V MOSFET；漏极最大电压应力降额到额定值的 80%，再为漏感电压尖峰留出最高 30% 母线输入电压的裕量之后，反射输出电压必须小于 130 V（式 11）：

$$V_{REFLECTED}\le 0.8\times\left[V_{DS(rated)}-1.3\times V_{BULK(max)}\right]\approx 130.2\ \mathrm{V}\qquad(11)$$

[译注] 式 (11) 的 PDF 提取版式残缺，仅能辨认“VREFLECTED 0.8 u VDS(rated) 1.3 u VBULK(max) 130.2 V”。线性解读 0.8×650−1.3×375 = 32.5 V ≠ 130.2 V，不自洽；按 0.8×[650 − 1.3×374.8] ≈ 130.2 V 反推方自洽（与式 (12) 的 NPS = 130.2/12 = 10.85 亦吻合）。括号结构为推证，以原 PDF 版式为准。

12 V 输出时最大初级-次级匝比按式 (12)，设计实例取 NPS = 10：

$$N_{PS}=\frac{V_{REFLECTED}}{V_{OUT}}=10.85\qquad(12)$$

辅助绕组为 UC2842 提供偏置电压：开通后须把偏置电压维持在 VCC 最小工作电压以上。UC2842 的最小 VCC 工作电压为 10 V；辅助绕组按 12 V 偏置选择——既高于最小工作电平，又将 IC 损耗维持在较低水平。初级-辅助匝比 NPA 由式 (13)：

$$N_{PA}=N_{PS}\times\frac{V_{OUT}}{V_{BIAS}}=10\qquad(13)$$

输出二极管承受的电压应力等于输出电压加反射输入电压（式 14）：

$$V_{DIODE}=\frac{V_{BULK(max)}}{N_{PS}}+V_{OUT}=49.5\ \mathrm{V}\qquad(14)$$

为给振铃电压尖峰留裕量，推荐耐压大于 60 V 的肖特基二极管，其正向压降 VF 估计 0.6 V。为避免高峰值电流，本设计反激变换器工作在连续导通模式。NPS 确定后，最大占空比 DMAX 由 CCM 反激变换器传递函数计算（式 15、16）：

$$\frac{V_{OUT}+V_F}{V_{BULK(min)}}=\frac{1}{N_{PS}}\times\frac{D_{MAX}}{1-D_{MAX}}\qquad(15)$$

$$D_{MAX}=\frac{N_{PS}\times(V_{OUT}+V_F)}{V_{BULK(min)}+N_{PS}\times(V_{OUT}+V_F)}\approx 0.627\qquad(16)$$

[译注] 式 (16) 的加号在 PDF 提取中丢失，按式 (15) 联立与结果 0.627（=126/201）复原。因为最大占空比超过 50%，且设计为离线（AC 输入）应用，UC2842（100% 占空比档）最适合本应用。

9.5.3 变压器电感与峰值电流（8.2.2.3）：变压器磁化电感按 CCM 条件选取：使变换器在更宽的工作范围内维持 CCM、之后才进入断续模式，从而最小化高电流带来的损耗并降低输出纹波。本例将电感设计为在约 10% 负载与最小母线电压下进入 CCM，以最小化输出纹波。CCM 反激的电感 LP 用式 (17) 计算：

$$L_P=\frac{1}{2}\times\frac{V_{BULK(min)}^{2}\times\left(\dfrac{N_{PS}\times V_{OUT}}{V_{BULK(min)}+N_{PS}\times V_{OUT}}\right)^{2}}{0.1\times P_{IN}\times f_{SW}}\qquad(17)$$

式 (17) 中输入功率 PIN 由最大输出功率 POUT 除以目标效率 η 估算，fSW 为开关频率；UC2842 的开关频率等于振荡器频率，设为 110 kHz。据此变压器电感约 1.8 mH；本设计磁化电感取 1.5 mH。由计算电感值与开关频率可计算 MOSFET 与输出二极管的电流应力。CCM 反激初级侧 MOSFET 峰值电流按式 (18)：

$$I_{PK\ MOSFET}=\frac{P_{IN}}{N_{PS}\times V_{OUT}}\times\frac{V_{BULK(min)}+N_{PS}\times V_{OUT}}{V_{BULK(min)}}+\frac{V_{BULK(min)}\times\dfrac{N_{PS}\times V_{OUT}}{V_{BULK(min)}+N_{PS}\times V_{OUT}}}{2\times L_m\times f_{SW}}\qquad(18)$$

[译注] 式 (18) 的 PDF 提取版式结构损坏（“+n…r”等括号残迹无法唯一复原）。上式为按结果反推的标准 CCM 形式：直流项 PIN/(VBULK×D)（D = NPS×VOUT/(VBULK+NPS×VOUT)）加纹波半幅 VBULK×D/(2×Lm×fSW)。代入：56.47×195/(75×120) + 46.15/330 = 1.224 + 0.140 = 1.36 A，与正文一致。以原 PDF 版式为准。

MOSFET 峰值电流 1.36 A；其 RMS 电流按式 (19) 计算为 0.97 A，故选用 IRFB9N65A 作初级开关：

$$I_{RMS\ MOSFET}=I_{PK\ MOSFET}\times\sqrt{\frac{D_{MAX}}{3}\times\left[1+k+k^{2}\right]},\quad k=1-\frac{V_{BULK(min)}\times D_{MAX}}{I_{PK\ MOSFET}\times L_P\times f_{SW}}\qquad(19)$$

[译注] 式 (19) 的 PDF 提取版式结构损坏（“¨…FF…G”“3”“DMAX×IPK×VBULK(min)/(LP×fSW)”等残迹）。上式为按结果反推的梯形电流有效值标准式：√(D/3)×√(IPK²+IPK×IV+IV²)，k = IV/IPK。代入 k = 1−0.206 = 0.794：√(0.627/3×2.424)×1.36 = 0.97 A，与正文一致。以原 PDF 版式为准。

输出二极管峰值电流等于 MOSFET 峰值电流折算到次级（式 20）：

$$I_{PK\ DIODE}=N_{PS}\times I_{PK\ MOSFET}=13.634\ \mathrm{A}\qquad(20)$$

二极管平均电流等于总输出电流 4 A；结合 60 V 耐压与 13.6 A 峰值电流要求，输出二极管选用 48CTQ060-1。

9.5.4 输出电容（8.2.2.4）：总输出电容按输出纹波要求选择；本设计假设 0.1% 纹波，电容值按式 (21)：

$$C_{OUT}=\frac{I_{OUT}\times\dfrac{N_{PS}\times V_{OUT}}{V_{BULK(min)}+N_{PS}\times V_{OUT}}}{0.001\times V_{OUT}\times f_{SW}}=1865\ \mu\mathrm{F}\qquad(21)$$

为设计留出器件容差裕量，选 2200 µF。

9.5.5 电流检测网络（8.2.2.5）：电流检测网络由初级侧检测电阻 RCS、滤波元件 RCSF 与 CCSF、以及可选的 RP 组成。通常直流检测信号包含大幅值前沿尖峰，来源为主功率 MOSFET 开通、输出整流器反向恢复及寄生电容充放电等；CCSF 与 RCSF 构成低通滤波器，用以抑制前沿尖峰。本变换器 CCSF 取 100 pF。无 RP 时，RCS 按 ISENSE 脚最大幅度（规格 1 V）设定变压器初级最大峰值电流：为达到 1.36 A 初级峰值电流，RCS 取 0.75 Ω。ISENSE 的高检测阈值有利于噪声免疫，但也增大检测电阻损耗——可用 RP 向电流检测信号注入偏置电压来减小该损耗：RP 与 RCSF 构成从电流检测信号到基准电压 VREF 的分压网络，给检测电压加偏置；该技术仍保持逐周期过流保护的电流模式控制。所需偏置量 VOFFSET 用式 (22) 计算：

$$V_{OFFSET}=\frac{R_{CSF}}{R_{CSF}+R_{P}}\times V_{REF}\qquad(22)$$

加入 RP 后须相应调整 RCS。（图 8-2 中 RP 未安装。）

9.5.6 栅驱动电阻（8.2.2.6）：RG 是功率开关 QSW 的栅驱动电阻，其取值须结合 EMI 合规测试与效率测试：RG 大 → MOSFET 开关变慢 → EMI 降低但开关损耗增大，须在开关损耗与 EMI 性能间仔细折中。本设计栅驱动电阻取 10 Ω。

9.5.7 VREF 电容（8.2.2.7）：精密 5 V 基准承担多项功能：经内部分压得到 2.5 V，接误差放大器同相输入，实现精确输出调节；还设定内部偏置电流与振荡器上/下阈值等功能阈值。故 VREF 必须用陶瓷电容旁路——本变换器选 1 µF/16 V 陶瓷电容 CVREF，在 PCB 上必须尽量靠近 VREF 与 GROUND 引脚放置。

9.5.8 RT/CT（8.2.2.8）：内部振荡器用定时电容 CCT 与定时电阻 RRT 设定振荡频率与最大占空比。工作频率可按 8.2.3 节曲线设定：先选定时电容再查定时电阻。定时电容以平坦温度系数为最佳（多数 COG/NPO 类型）。本变换器取 RRT = 15.4 kΩ、CCT = 1000 pF，工作于 110 kHz 开关。

9.5.9 启动电路（8.2.2.9）：启动时 IC 直接经高压电阻 RSTART 从高压母线取电。启动电阻的选择是功耗与启动时间的折中：最小输入电压下流过 RSTART 的电流必须高于 UVLO 条件下的 VCC 电流（最大 1 mA）。取 RSTART = 100 kΩ，低线时提供 1 mA 启动电流；为满足高线下的耐压与功率额定，启动电阻实际由两只 50 kΩ 电阻串联构成。VCC 充到 UVLO 开通阈值以上后，UC2842 开始消耗全部工作电流。VCC 电容必须提供足够能量，在输出达到稳压电平之前防止电压跌破 UVLO 关断阈值：大母线电容储能多但启动更慢。本设计取 120 µF，提供足够能量并维持约 2 秒的启动时间。

9.5.10 电压反馈补偿（8.2.2.10）：反馈补偿（闭环控制）可减小或消除稳态误差、降低系统对参数变化的敏感度、在期望频段改变系统增益或相位、减小小信号负载扰动与噪声影响，并从不稳定系统构造稳定系统。若扰动响应最终衰减，则系统稳定。峰值电流模式反激用外环电压反馈环路稳定变换器；为充分补偿电压环，必须确定功率级的开环参数。

9.5.10.1 功率级极点与零点（8.2.2.10.1）：补偿固定频率反激的第一步是确认变换器工作于 CCM 还是 DCM。若初级电感 LP 大于 DCM/CCM 边界模式的临界电感 LPcrit，则变换器工作于 CCM（式 23、24）：

$$L_P>L_{Pcrit}\ \Rightarrow\ \mathrm{CCM}\qquad(23)$$

$$L_{Pcrit}=\frac{R_{OUT}\times\left(N_{PS}\right)^{2}}{2\times f_{SW}}\times\left(\frac{V_{IN}}{V_{IN}+V_{OUT}\times N_{PS}}\right)^{2}\qquad(24)$$

全输入电压范围内所选电感均大于临界电感，故变换器工作于 CCM，补偿环须按 CCM 反激方程设计。[译注] 代入（VBULK(min) = 75 V 作 VIN）：LPcrit = (3×100)/(2.2×10⁵)×(75/195)² ≈ 0.20 mH < 1.5 mH，判定 CCM 成立。

电流-电压转换由接地的检测电阻 RCS 与设定内部检测增益 ACS = 3 的内部 2R/R 分压器在外部完成；这些内部电阻的精确阻值不关键，但 IC 对分压比的控制很严格——无论实际阻值如何变化，相互比值保持不变。峰值电流模式 CCM 反激固定频率电压控制环的直流开环增益 GO（式 25）先用输出负载 ROUT、初级-次级匝比 NPS、最大占空比 D 计算：

$$G_{O}=\frac{R_{OUT}\times N_{PS}}{R_{CS}\times A_{CS}}\times\frac{1}{\dfrac{(1-D)^{2}}{2\times M}+1+R_{L}}\qquad(25)$$

[译注] 式 (25) 的 PDF 提取版式存在分组歧义（数字 1、2 的归属无法唯一确定）。按图示解析代入正文数值（ROUT = 3 Ω、NPS = 10、RCS = 0.75 Ω、ACS = 3、D = 0.627、RL = 1.1、M = 1.6）得 GO ≈ 6.2（15.9 dB），与正文所述 3.082（9.776 dB）约差一倍；若分母整体（或首项因子）再除 2 则得 ≈3.11，与 3.082 基本吻合。原文如此，存疑，以原 PDF 版式为准。式中 D 按式 (26) 计算，τL（式 25 中记作 RL）按式 (27) 计算，M 按式 (28) 计算：

$$D=\frac{N_{PS}\times V_{OUT}}{V_{BULK(min)}+N_{PS}\times V_{OUT}}\qquad(26)\quad R_{L}=\frac{2\times L_{P}\times f_{SW}}{R_{OUT}\times\left(N_{PS}\right)^{2}}\qquad(27)\quad M=\frac{V_{OUT}\times N_{PS}}{V_{BULK(min)}}\qquad(28)$$

本设计输出电压 12 V、48 W，满载 ROUT = 3 Ω；最大占空比算得 0.627、检测电阻 0.75 Ω、NPS = 10，开环增益为 3.082，即 9.776 dB。

CCM 反激有两个值得关注的零点：ESR 与输出电容贡献一个左半平面零点 ωESRz，其频率 fESRz 用式 (29)、(30) 计算（[译注] 原文 PDF 中 ω 印作 X，下同：XESRz/XRHPz/XP1/XP2 即 ωESRz/ωRHPz/ωP1/ωP2）：

$$\omega_{ESRz}=\frac{1}{R_{ESR}\times C_{OUT}}\qquad(29)\quad f_{ESRz}=\frac{1}{2\pi\times R_{ESR}\times C_{OUT}}\qquad(30)$$

输出电容 2200 µF、总 ESR 43 mΩ 时，fESRz 位于 1.682 kHz。

CCM 反激在传递函数中有一个右半平面（RHP）零点：RHP 零点与左半平面零点一样具有随频率上升的 +20 dB/dec 增益，但带来 90° 相位滞后而非超前——该相位滞后趋于限制整体环路带宽。RHP 零点频率 fRHPz 是输出负载、占空比、初级电感 LP 与匝比 NPS 的函数（式 31、32）：

$$\omega_{RHPz}=\frac{R_{OUT}\times(1-D)^{2}\times\left(N_{PS}\right)^{2}}{L_{P}\times D}\qquad(31)\quad f_{RHPz}=\frac{R_{OUT}\times(1-D)^{2}\times\left(N_{PS}\right)^{2}}{2\pi\times L_{P}\times D}\qquad(32)$$

右半平面零点频率随输入电压升高与负载减轻而升高。一般设计须按最低 RHP 零点频率的最坏情况考虑，在最小输入、最大负载条件下补偿：初级电感 1.5 mH、75 V DC 输入、最大占空比、满载时 fRHPz = 7.07 kHz。

功率级在关注频段内有一个主导极点 ωP1（频率 fP1 较低，与占空比 D、输出负载、输出电容相关，式 33、34）；还有一个位于开关频率一半处的双极点（fP2，式 35、36）。本例 fP1 位于 40.37 Hz，fP2 位于 55 kHz：

$$\omega_{P1}=\frac{\dfrac{(1-D)^{3}}{R_{L}}+1+D}{R_{OUT}\times C_{OUT}}\qquad(33)\quad f_{P1}=\frac{\dfrac{(1-D)^{3}}{R_{L}}+1+D}{2\pi\times R_{OUT}\times C_{OUT}}\qquad(34)\quad \omega_{P2}=\pi\times f_{SW}\qquad(35)\quad f_{P2}=\frac{f_{SW}}{2}\qquad(36)$$

9.5.10.2 斜坡补偿（8.2.2.10.2）：斜坡补偿针对占空比可超过 50% 时出现的大信号次谐波不稳定——此时初级电感电流上升斜率无法与次级电流下降斜率匹配。次谐波振荡使输出电压纹波增大，甚至限制变换器的功率能力。斜坡补偿的目标是在开关频率一半处达到理想品质系数 QP = 1（式 37）：

$$Q_{P}=\frac{1}{\pi\times\left(M_{C}\times(1-D)-0.5\right)}\qquad(37)$$

式中 D 为初级开关占空比，MC 为斜坡补偿因子（式 38）：Se 为补偿斜坡斜率，Sn 为电感上升斜率。[译注] 原文 PDF 中 π 印作 N、括号呈 “>…?” 形态。

$$M_{C}=\frac{S_{e}}{S_{n}}+1\qquad(38)$$

斜坡补偿的最优目标是 QP = 1；整理式 (38) 得补偿因子理想值（式 39）。为使本设计具有充分的斜坡补偿，当 D 达到最大值 0.627 时 MC 须为 2.193（验证：π×(2.193×0.373−0.5) ≈ 1.000 ✓）：

$$M_{ideal}=\frac{\dfrac{1}{\pi}+0.5}{1-D}\qquad(39)$$

ISENSE 脚处的电感上升斜率 Sn 按式 (40)：

$$S_{n}=\frac{V_{IN(min)}\times R_{CS}}{L_{P}}=0.038\ \mathrm{V/\mu s}\qquad(40)$$

[译注] 按式面变量 VIN(min) = 85 V 应得 0.0425 V/µs；0.038 V/µs 与 VBULK(min) = 75 V 吻合（75×0.75/1.5 mH = 0.0375 V/µs），疑原文把母线最小电压写成了 VIN(min)，后续 Se = 44.74 mV/µs 亦按 0.0375 计算。以数值链为准。补偿斜率 Se 按式 (41)：

$$S_{e}=(M_{C}-1)\times S_{n}=44.74\ \mathrm{mV/\mu s}\qquad(41)$$

补偿斜率经 RRAMP 与 RCSF 注入系统。CRAMP 是交流耦合电容，使振荡器电压斜坡得以加到电流检测信号上而不附加偏置——先取近似高频短路的值（如 10 nF）作起点，必要时调整。RRAMP 与 RCSF 构成对振荡器充电斜坡的分压，将一定比例的斜坡注入 ISENSE 实现斜坡补偿。RRAMP 取远大于 RRT 的值，以免加载内部振荡器、造成频移。振荡器充电斜率用 RT/CT 锯齿波峰-峰电压 VOSCpp（1.7 V）与最小导通时间按式 (42)、(43) 计算：

$$t_{ON(min)}=\frac{D}{f_{SW}}\qquad(42)\quad S_{OSC}=\frac{V_{OSCpp}}{t_{ON(min)}}=\frac{1.7\ \mathrm{V}}{5.7\ \mu\mathrm{s}}=298\ \mathrm{mV/\mu s}\qquad(43)$$

为得到 44.74 mV/µs 的补偿斜率，RCSF 按式 (44) 计算；本设计 RRAMP 取 24.9 kΩ，RCSF 取 4.2 kΩ：

$$R_{CSF}=\frac{R_{RAMP}}{\dfrac{S_{OSC}}{S_{e}}-1}\qquad(44)$$

[译注] 式 (44) 的 PDF 提取版式残缺（“RRAMP / SOSC … F1 … Se”）。上式按网络物理关系（Se = SOSC×RCSF/(RRAMP+RCSF)）复原，代入得 RCSF ≈ 4.4 kΩ，与正文选取的 4.2 kΩ 标称值吻合。以原 PDF 版式为准。

9.5.10.3 开环增益（8.2.2.10.3）：功率级极点、零点与斜坡补偿确定后，即可绘制 CCM 反激功率级开环增益与相位随频率的曲线。功率级传递函数用式 (45) 表征；开环增益与相位的 Bode 图按式 (46) 绘制（见图 8-3、图 8-4）：

$$H_{OPEN}(s,f)=G_{0}\times\frac{\left(1+\dfrac{s}{\omega_{ESRz}}\right)\times\left(1-\dfrac{s}{\omega_{RHPz}}\right)}{\left(1+\dfrac{s}{\omega_{P1}}\right)\times\left(1+\dfrac{s}{\omega_{P2}\times Q_{P}}+\dfrac{s^{2}}{\left(\omega_{P2}\right)^{2}}\right)}\qquad(45)$$

$$Gain_{OPEN}(s,f)=20\times\log\left \vert H_{OPEN}(s,f)\right \vert \qquad(46)$$

9.5.10.4 补偿环路（8.2.2.10.4）：补偿环路设计即选择合适的元件，使所需的增益、极点与零点在整个工作范围内构成稳定系统。环路分三部分：TL431、光耦与误差放大器，各自与功率级结合构成稳定强健的系统。为获得良好瞬态响应，最终设计带宽须尽量大：CCM 反激的带宽 fBW 限于 RHP 零点频率的 1/4，按式 (47) 约 1.77 kHz：

$$f_{BW}=\frac{f_{RHPz}}{4}\qquad(47)$$

开环功率级在 fBW 处的增益可用式 (46) 计算或从 Bode 图（图 8-3）读出，为 −19.55 dB，fBW 处相位 −58°。补偿环路的次级侧部分从建立稳态输出电压开始。TL431 可调精密并联稳压器凭其精确基准与内部运放，非常适合隔离变换器次级侧。输出端到 TL431 REF 脚的分压电阻按功耗需求选择：TL431 的 REF 输入电流仅 2 µA，按 1 mA 的分压电流 IFB_REF 选择电阻，可使误差最小。上分压电阻 RFBU 按式 (48)：

$$R_{FBU}=\frac{V_{OUT}-REF_{TL431}}{I_{FB\_REF}}\qquad(48)$$

TL431 基准电压 REFTL431 典型 2.495 V；RFBU 选 9.53 kΩ。为把输出设为 12 V，RFBB 用 2.49 kΩ（式 49）：

$$R_{FBB}=\frac{REF_{TL431}}{V_{OUT}-REF_{TL431}}\times R_{FBU}\qquad(49)$$

为获得良好相位裕量，需要一个补偿零点 fCOMPz，置于期望带宽的 1/10 处（式 50、51）。本变换器 fCOMPz 约为 177 Hz。TL431 阴极到 REF 之间的串联电阻 RCOMPz 与电容 CCOMPz 设定补偿零点位置；CCOMPz 取 0.01 µF，RCOMPz 按式 (52)：

$$f_{COMPz}=\frac{f_{BW}}{10}\qquad(50)\quad \omega_{COMPz}=2\pi\times f_{COMPz}\qquad(51)\quad R_{COMPz}=\frac{1}{\omega_{COMPz}\times C_{COMPz}}\qquad(52)$$

RCOMPz 取标称值 88.7 kΩ（CCOMPz = 0.01 µF）得零点位于 179 Hz。参见图 8-2：RTLbias 从稳压管 DREG 提供的稳定电压为 TL431 提供阴极电流。为获得强健性能，经 10 V 稳压管与 1 kΩ 电阻为 TL431 提供 10 mA 偏置。补偿环路中 TL431 部分的增益可写为（式 53）：

$$G_{TL431}(s)=\left(R_{COMPz}+\frac{1}{s\times C_{COMPz}}\right)\times\frac{1}{R_{FBU}}\qquad(53)$$

[译注] 原文分母印作“s(f) × CZCOMPz”，“(f)”为 PDF 字形残迹，按式 (52) 同名元件 CCOMPz 理解。补偿极点需要放在右半平面零点或 ESR 零点中较低者处：本设计 fRHPz = 7.07 kHz、fESRz = 1.68 kHz，故补偿极点须放在 1.68 kHz。光耦含一个难以在频域表征的寄生极点，故给光耦配下拉电阻 ROPTO = 1 kΩ，把光耦寄生极点推到本设计的关注频段之外。初级侧误差放大器可用 RCOMPp 与 CCOMPp 生成所需的补偿极点：RCOMPp 取 10 kΩ，CCOMPp 按式 (54)：

$$C_{COMPp}=\frac{1}{2\pi\times f_{ESRz}\times R_{COMPp}}=9.46\ \mathrm{nF}\qquad(54)$$

CCOMPp 实取 10 nF，补偿极点设于 1.59 kHz。初级侧误差放大器可能需要附加直流增益，以获得所需带宽并按需调整环路增益：RFBG 取 4.99 kΩ，把误差放大器直流增益设为 2。此时补偿环路误差放大器级的增益传递函数 GEA(s) 为：

$$G_{EA}(s)=\left(\frac{R_{COMPp}}{R_{FBG}}\right)\times\frac{1}{1+s\times C_{COMPp}\times R_{COMPp}}\qquad(55)$$

选用电流传输比（CTR, Current Transfer Ratio）在关注频段内典型值为 100% 的光耦（CTR = 1），光耦级传递函数 GOPTO(s) 为：

$$G_{OPTO}(s)=\frac{CTR\times R_{OPTO}}{R_{LED}}\qquad(56)$$

光耦内部二极管的偏置电阻 RLED 与光耦发射极下拉电阻 ROPTO 设定跨越隔离边界的增益；ROPTO 已定为 1 kΩ，RLED 待定。总闭环增益 GTOTAL(s) 为开环功率级 Ho(s)、光耦增益 GOPTO(s)、误差放大器增益 GEA(s) 与 TL431 级增益 GTL431(s) 之积（式 57）：

$$G_{TOTAL}(s)=H_{OPEN}(s)\times G_{OPTO}(s)\times G_{EA}(s)\times G_{TL431}(s)\qquad(57)$$

RLED 的取值用于达到期望的穿越频率 fBW：令总环路增益在期望穿越频率处等于 1 并整理式 (57)，可得 RLED 最优值（式 58）：

$$R_{LED}\propto H_{OPEN}(s)\times CTR\times G_{OPTO}\times G_{EA}(s)\times G_{TL431}(s)\qquad(58)$$

[译注] 原文比例号印作“Q”（∝→Q 字形替换）；式中“COPTO”按上下文应为 GOPTO(s)。RLED 取 1.3 kΩ 满足要求。基于补偿环路结构，整个补偿环传递函数写为式 (59)：

$$G_{CLOSED}(s)=H_{OPEN}(s)\times\frac{CTR\times R_{OPTO}}{R_{LED}}\times\frac{R_{COMPp}}{R_{FBG}}\times\frac{1}{1+s\times C_{COMPp}\times R_{COMPp}}\times\frac{R_{COMPz}+\dfrac{1}{s\times C_{COMPz}}}{R_{FBU}}\qquad(59)$$

最终闭环 Bode 图见图 8-5、图 8-6：变换器达到约 1.8 kHz 的穿越频率，相位裕量约 67°。TI 建议在包含元件容差的所有角落条件下校验环路稳定性。

9.6 应用曲线（8.2.3）

9.7 电源推荐（8.3 Power Supply Recommendations，全译）

用 0.1~1 µF 陶瓷电容将 IC 电源（VCC）与基准电压（VREF）脚旁路到地很重要；电容必须尽量靠近实际引脚连接处放置以获得最佳噪声滤波。离线应用中可能还需要第二个更大的滤波电容，在启动期间把电源电压（VCC）维持在 UVLO 关断阈值以上。为防止前沿噪声误触发，ISENSE 上可能需要 RC 电流检测滤波器；RC 滤波器时间常数须远低于最小导通脉宽。OUTPUT 脚上可能需要肖特基二极管，分别防止对电源轨（高阻抗）的过冲与对地的欠冲；必须在 MOSFET 栅-源之间使用泄放电阻，以防欠压锁定期间杂散漏电流开通功率开关。为防止高速开关瞬变的噪声问题，VREF 对地用陶瓷电容就近旁路，最少 0.1 µF 陶瓷；VREF 外部负载需额外旁路，也可在陶瓷之外再加电解电容。

9.8 布局（8.4 Layout）

布局指南（8.4.1）：

布局示例（8.4.2，图 8-12）：UCx84x 布局示例为 PCB 底面视图，含 MOSFET 散热器（TO-220FP 底视图）、½ 初级绕组、变压器、辅助绕组、FBead、RCS1/RCS2、RSNUB/CSNUB、RCSF/CCSF、CCT、CRAMP/RRAMP、RG、CVCCbp/CVCC/CVCC1、VREF 侧 CVREF/RRT/RP、COMP 侧 CCOMPp/RCOMPp/RFBG、ROPTO、22 AWG 跳线与光耦（E/K/C/A）、波峰焊方向标注等。

图 8-12 UCx84x 布局示例（PCB 底面视图，翻拍自手册）

10. 器件与文档支持、修订历史（第 9、10 节，要点全译）

文档更新通知：在 ti.com 产品文件夹点击 Notifications 注册，每周汇总产品信息变更；变更详情见修订版文档中的修订历史。支持资源：TI E2E™ 支持论坛。商标：TI E2E™ 是 TI 的商标。ESD 注意：本集成电路可能受 ESD 损坏，TI 建议所有 IC 均按适当防护操作；ESD 损伤范围从轻微性能退化到完全失效；精密 IC 可能更易受损。术语表：见 TI Glossary。

修订历史（G→H，2024 年 10 月）：全文表格/图/交叉引用编号格式更新；ESD 的 CDM 额定由 ±3000 V 改为 ±2000 V；D-8、D-14、P-8 封装热信息更新；电气特性表 OUTPUT 部分：上升/下降时间典型值由 50 ns 改为 25 ns；PWM：UCx842/3 最大占空比最小值由 95% 改为 92%；总待机电流：VCC 齐纳电压典型值由 34 V 改为 39 V；更新 Idischarge、tdeadtime 与频率的典型特性曲线图。（F→G，2022 年 7 月）：编号格式更新。（E→F，2020 年 4 月）：UVLO 表更新。

11. 机械、封装与订购信息（第 11 节）

后续页含机械、封装与订购信息，为指定器件的最新数据，可能不经通知即更改。可订购型号覆盖：军品 CDIP（JG）8 脚（5962-8670401/02/03/04 系列、UC184xJ/J883B，−55~125 ℃，SNPB）、LCCC（FK）20 脚（UC184xL883B 等）、CFP（W）14 脚（UC1842W/UC1845W）；工业级 SOIC（D）8/14 脚与 PDIP（P）8 脚（UC2842/43/44/45、UC3842/43/44/45 的 Dx、D8、D8TR、N、NG4 等变体，RoHS = Yes，NIPDAU，MSL Level-1-260C-UNLIM；部分老型号 Obsolete/NRND）。编带（330 mm 盘、SOIC D-8 用 12 mm 带、D-14 用 16 mm 带，A0/B0/K0/P1/W 尺寸照录）、管装（L/W/T/B 尺寸照录）包装信息见原文 Pack Materials 表；封装外形图：JG0008A（CDIP-8，5.08 mm 最大高）、D0014A（SOIC-14，1.75 mm 最大高，JEDEC MS-012 变体 AB）、D0008A（SOIC-8，1.75 mm 最大高，MS-012 变体 AA）、FK 20（LCCC-20，2.03 mm 最大高，8.89×8.89、1.27 mm 间距），及配套板图/钢网示例。合格版本：Catalog（含 UC3842M、UC3845A）、Enhanced Product（UC1845A-EP）、Military（UC1842/43/44/45、UC1845A）、Space（UC1842/43/44/45-SP、UC1845A-SP）。

12. 译者附注（乱码与原文不一致清单）

  1. 文档编号：文档头为 SLUS223H（1997-04 首发，2024-10 修订 H）；委托说明写“SLUS248”，以文档头为准。
  2. PDF 字形替换对照：Ω→“O”或“NŸ”（kΩ 印作 kO/NŸ）；µF→“PF”（0.1 µF 印作 0.1 PF）；°C→“qC”（图 6-2 轴标）；π→“N”（式 37/39/53）；√→“¾”（式 9/10）；ω→“X”（式 29~36 的 XESRz/XRHPz/XP1/XP2）；×→“u”；−→“F”；绝对值/括号→“:·;“；⌈·⌉→”k·o“（式 5）；∝→”Q“（式 58）。译文均已按上下文与数值校验复原，无法唯一复原处保留原文并加注。
  3. 式 (8) 说明句错位：式 (8) 前的句子说“式 8 适用于 UCx842/843……占空比可达 100%”，与式 (8)（fOSC/2、50%）矛盾——按上下文应指式 (7)；式 (8) 后句“式 8 适用于 UCx844/845……50%”正确。
  4. 型号/变量笔误：§7.3.1.7 “UCx843 and UCx855”应为 UCx845；§7.3.4 “UCx48x”应为 UCx84x；§7.3.1.4 式 (3) 下变量说明写“fSW is in Hz”而式中为 fOSC（式 (1) 的说明正确）。
  5. 式 (11)/(18)/(19)/(25)/(44) 结构损伤：均已按结果数值反推复原并逐条加注（130.2 V→NPS = 10.85；1.36 A；0.97 A；3.082/9.776 dB——此项反推后仍有约 2 倍歧义，存疑；4.4 kΩ→4.2 kΩ）。以原 PDF 版式为准。
  6. 式 (40) 数值：按式面 VIN(min) = 85 V 应得 0.0425 V/µs，正文 0.038 V/µs 与 VBULK(min) = 75 V 吻合，Se = 44.74 mV/µs 亦由此而来——疑原文变量名笔误。
  7. 表 8-1 与正文频率不一致：fSW 表列 100 kHz、正文 110 kHz，以正文为准（全部后续计算按 110 kHz）。
  8. 放电电流：§7.3.6 正文“室温典型 6 mA”与图 6-1 曲线（25 ℃ 约 8 mA，全温区 7.4~9.2 mA）不一致；H 版修订已更新该图，以图 6-1 为准。
  9. VVC 绝对最大额定“仅 Q 与 D 封装”：本文档无 Q 封装定义，6.3 节脚注亦只提 D 封装，疑为排印残留；**图 8-1/图 7-7 的“0.1 PF”**应为 0.1 µF（字形替换），非皮法。
  10. 误差放大器输出能力：图 7-4 脚注“可源/灌高达 0.5 mA”与 §7.3.4 正文“VFB 接地时输出电流典型 0.8 mA”、电气特性表 I(src)（−0.5 min/−0.8 typ）并存，属测试条件不同，未作统一。
  11. 关键分档速记（全部出自电气特性表）：UVLO——UCx842/844：15/16/17 V 开通、9/10/11 V 关断（UC3842/44 为 14.5/16/17.5、8.5/10/11.5）；UCx843/845：7.8/8.4/9 V 开通、7/7.6/8.2 V 关断。DMAX——UCx842/843：92%/97%/100%；UC1844/5 与 UC2844/5：46%/48%/50%；UC3844/5：47%/48%/50%。

上一级：UC3842

🔗 被以下页面引用：
控制原理通识 开关电源基础概念 UC3842 · 拓扑IC
← UC3842 · 拓扑IC引脚功能与关键规格 →