UCC28700 — 04 设计要点、常见陷阱与故障排查

依据：TI SLUSB41A §8.3.2/§8.4/§10/§11（保护、工作模式、电源建议、布局）+ SLUU968（EVM 实证）+ 本库机理推导（标「本库推导」「业界经验」）。每陷阱按“陷阱→机理→现象→怎么测→怎么解”五段拆解。

本篇总结

1. PSR 的陷阱几乎全部集中在**“采样窗”周围**：采样只在退磁段存在，于是漏感复位平台、漏感振铃、VS 上的任何电容、耦合进 VS/CS 走线的开关噪声——都会被当成“输出电压”读进去。模拟世界的铁律：你看不见的地方就是误差的来源。
2. 十陷阱里五个是“采样类”（陷阱 1~5）、三个是“能量类”（陷阱 6~8）、两个是“失效类”（陷阱 9~10）——检修时先归类再定位，效率最高。
3. UCC28700 的保护全部归入 UVLO 打嗝重启，“周期性重启”是所有故障的统一表象——排查必须用示波器看 VS/CS 波形细节而不是凭猜测，04 篇排查流程给出固定顺序。
4. 布局只有四条硬规矩（DS §11.1）但条条致命：CDD 就近、CS/VS 走线最短、功率环路不穿信号地、钳位回路最短——PSR 没有光耦屏蔽“的”噪声，前级干净是精度的前提。
5. EVM 的示范价值在“预留位文化”：C6（VS 滤波）与 C9（CS 滤波）留焊位不贴、R8（CBC）留焊位不贴——默认状态=最安全状态，调试空间留给实验，这个习惯值得全部 PSR 设计继承。

1. 设计要点（按环节）

• 启动：RSTR 用 2~3 只 MΩ 级串联分摊电压（EVM 3×5.11 MΩ，单只耐压不够 400 V 母线峰值+CDD 满电瞬间）；CDD 按 DS 式 13 全 C_OUT 口径取值并核对推荐范围 0.047~1 µF。
• 采样链：R_S1/R_S2 用 ±1% 薄膜；R_S1 上端承受辅助绕组全压（20 V 级）+ 导通段钳位电流，0805 足够；VS 禁止电容（陷阱 1）。
• 恒流链：R_CS 用 1% 且功率按 4×裕量（DCM RMS 43 mW 但瞬态电流 0.37 A）；R_LC 装配后按“高线/低线 I_OCC 差”微调（陷阱 4）。
• 环路：无需补偿（02 篇 §4.1），但输出电容的容量与 ESR 就是“环路”——阶跃超标先加容量而不是找参数（DS 式 11/12 的本意）。
• EMC：25 mA 电流源开通 + 频率抖动已把源头压低；Y 电容（EVM C8=1000 pF/500 VAC）跨隔离带是共模回路的关键，去掉它共杂讯立刻抬 6~10 dB（业界经验）。
• 热：芯片自身 <60 mW，真正热点是 Q1 与 R_CS/D2——SOT-23 的 GND 铜箔按 DS 建议尽量铺。

2. 常见陷阱（十陷阱五段拆解）

陷阱 1：VS 脚并了滤波电容——PSR 第一大陷阱

• 陷阱：沿用 UC3842 时代的习惯给反馈脚加小电容“抗噪”（100 pF~10 nF 挂在 VS）。
• 机理：VS 采样的是退磁结束瞬间的波形值（02 篇 §3.3），电容把这个“瞬间”变成 RC 平滑——采样值滞后且被斜坡平均，输出电压系统性偏移且随负载漂移；DS §8.3.1.3 明令“不要在此输入加滤波电容”。
• 现象：输出电压偏离设计值（可高可低，取决于电容值与斜率）、负载调整率异常差、轻载电压抖动。
• 怎么测：万用表测 V_OUT 随负载单调漂移超出 ±5%；示波器看 VS——退磁末端斜坡被“圆滑化”。
• 怎么解：去掉 VS 电容；抗噪靠布局（走线短，陷阱 10）而不是滤波。EVM 的示范：C6 焊位留着、默认不贴。

陷阱 2：漏感复位时间超标——平台被误认成退磁结束

• 陷阱：变压器漏感大/初-辅耦合差，漏感复位平台 T_LK_RESET 过长。
• 机理：平台末端跟随一个陡下降沿，形态酷似“退磁结束”——采样器（设计上要阻隔它）在平台时间过长时被骗（DS 判据：I_PRI 最小 <500 ns、I_PRI 最大 <1.5 µs）。平台期间采样值偏低（漏感平台电压≠输出镜像）→ 环路误判输出偏低 → 抬高实际输出。
• 现象：输出电压偏高/飘、CC 点提前进入（带载能力下降）、高线轻载更明显。
• 怎么测：示波器看辅助绕组（或 VS）波形，量关断沿后平台宽度与 I_PRI 的关系；对照 500 ns/1.5 µs 判据。
• 怎么解：绕组工艺——初-辅三明治绕制/靠近排线；减小漏感（EVM 变压器 750312723 出厂按 ≤1.5 µs 判据设计）；实在不行按 DS 建议核减匝比或与变压器厂联合整改。

陷阱 3：漏感振铃叠加进入采样窗——轻载电压抖动

• 陷阱：退磁结束后 VDS/辅助波形振铃幅度大、衰减慢。
• 机理：判据是 t_DM 结束前 200 ns 起 VS 纹波 <100 mV(p-p)（折算辅助绕组 = 100 mV×(R_S1+R_S2)/R_S2，EVM≈500 mV）。轻载 t_DM 最短，振铃还没衰减完采样就开始——振铃被采进去。
• 现象：轻载/空载输出电压抖动、周期性波动；待机功率忽大忽小；严重时 OVP 误触发打嗝。
• 怎么测：示波器（带宽限制 20 MHz）看 VS 在 t_DM 末端 200 ns 窗内的 p-p 值；轻载+高线是最恶劣组合。
• 怎么解：调钳位/缓冲（RCD 的 R 减小加快振铃衰减，代价是损耗↑）；加大初-辅耦合（同陷阱 2）；必要时 R_S2 占比下调（抬高折算容忍值，但 R_S2 减小会改变输出分压比，需联动重算）。

陷阱 4：线补偿过头/不足——CC 点随市电漂

• 陷阱：R_LC 按公式算完不复核，或 T_D 假设与实际 MOSFET 不符。
• 机理：R_LC 抵消的是“关断延时期间电流过冲”（∝V_BLK/L_P×T_D）；T_D 假设小了→高线欠补偿（I_OCC 高线偏大）；假设大了→过补偿（高线 I_OCC 偏小）。K_LC 本身 ±12% 散差（23~28）也在核算之内。
• 现象：恒流点随输入电压上下漂 5~15%（USB 充电一致性测试不过）。
• 怎么测：同一负载下测 90 VAC 与 265 VAC 的 I_OCC，差值>±3% 即补偿失配；反推实际 T_D（03 篇 Step 9 的逆运算）。
• 怎么解：按实测 T_D 重算 R_LC；微调方向——高线 I_OCC 偏大→加大 R_LC；偏小→减小 R_LC。

陷阱 5：线缆补偿过头——空载电压超规格/受电端 OVP

• 陷阱：CBC 电阻配小（补偿量大）但实际用短线缆；或 UCC28701/02/03 固定补偿档选错。
• 机理：线补把输出电压随负载抬高（UCC28700 最多 400 mV@5 V 输出端，CBC 短路时）；补偿量=线缆压降假设——线缆短了补偿就成了“凭空抬高”。
• 现象：空载 5.2 V+满载 5.3 V 的“上翘”曲线；手机/受电设备拒绝充电或报过压；空载功耗超标（预载电流变大）。
• 怎么测：扫空载→满载 V_OUT 曲线：平坦（无补偿）到 3~4% 上翘（正常补偿）再到明显上翘（过头）；对照 USB IF 电压预算。
• 怎么解：R_CBC 按实际线缆电阻重算（式 5/18）；线缆规格变更时联动复查；拿不准就学 EVM——CBC 悬空，牺牲线损换安全。

陷阱 6：轻载音频噪声——1 kHz 本底+谷跳的“可闻性核算”

• 陷阱：空载/轻载变压器或电容“滋滋”声，能效实验室安静环境里尤其刺耳。
• 机理：f_SW(min)=1 kHz（875~1100 Hz）落在人耳最敏感频段；谷跳使周期量化到振铃半周期整数倍，频率在 1~2 kHz 间步进跳变（非连续），机械应力以阶跃频率激励浸漆不良的绕组。
• 现象：空载可闻噪声，重载消失（频率升至 44~130 kHz 超出可闻段）。
• 怎么测：频谱仪/手机 APP 对准变压器看 1~4 kHz 峰；同步看 f_SW 步进。
• 怎么解：真空浸漆/点胶固化磁芯与绕组（业界经验，最有效）；确认轻载频率策略不可更改（器件固定）；系统级——贴防震垫/外壳配合。

陷阱 7：重载 VDD 被漏感能量灌高——逼近 35 V 红线

• 陷阱：N_AS 取小了（VDD 匝比低）+ 漏感能量经辅助整流管灌入 CDD。
• 机理：DS 式 26 只保证“低输出时 VDD≥8.1 V”，但高载时漏感能量叠加使 VDD 冲高；推荐上限 35 V、绝对最大 38 V——辅助绕组空载飞压+漏感尖峰整流后都在这条轨上。
• 现象：高线重载 VDD 示波器峰值 >35 V；芯片过热/损坏；或被 21 V UVLO 上的意外“再充电”造成输出调整异常。
• 怎么测：高线满载看 VDD 纹波+峰值（20 MHz 带宽，探头地线短）；对照 35 V。
• 怎么解：加大 V_FA 侧串联电阻/加齐纳钳位（业界经验）；重新权衡 N_AS（抬高 VDD 标称→降低冲高比）；CDD 适当加大削峰。

陷阱 8：启动电阻取值与待机/启动时间相互矛盾

• 陷阱：为了“快点启动”把 RSTR 减到 5~8 MΩ，待机测试直接超 30 mW；或者反过来 20 MΩ+小 CDD，1 s 启动变 3 s。
• 机理：P_RSTR=V_BLK²/R_STR@325 V → 10 MΩ 就烧 10.6 mW（总预算 30 mW）；启动时间 T_STR≈CDD×21 V/(√2×V_IN(min)/RSTR−I_START)——两端都要严格核算（式 14/29）。
• 现象：要么能效测试挂掉（高线待机），要么客户端抱怨“插电半天不出电”。
• 怎么测：待机功率计（1 mW 分辨率）@230 VAC 空载；秒表/示波器测 V_OUT 上升到 4.75 V 时间。
• 怎么解：严格按式 14 代入（EVM 的 15.33 MΩ+330 nF→~1 s 就是标准答案）；要更快启动只能减 CDD（注意陷阱 5/式 13 下限）或换集成高压启动的家族型号（推断：UCC28710 系集成 700 V 启动，本库待核实）。

陷阱 9：RCS 开路——保护随之失效的唯一通道

• 陷阱：RCS 因过流/装配失效开路（它既是保护者又是受害者）。
• 机理：CS 信号源消失——调节阈值（0.25~0.75 V）与硬保护（1.5 V，无消隐）同时失效；导通时间失去电流终止依据。DS 未说明内部是否有导通时间上限后备（推断：控制律“最小周期”限制了最长导通，但限流实质失效）。
• 现象：上电即炸管/打嗝、限流失效；失效前常有输出过流史。
• 怎么测：断电测 RCS 阻值（在路测 R_LC 两端辅助判断）；目检 R_CS 是否烧糊开裂。
• 怎么解：换 RCS 并查根因（输出短路史？变压器饱和？钳位失效导致 I_PP 超标？）；设计上给 RCS 留功率裕量并把 CS 环路走线最短化。

陷阱 10：CS/VS 走线被开关节点耦合——“换什么参数都没用”类故障

• 陷阱：VS/CS 采样走线沿 MOSFET 漏极或钳位回路布线；或去耦电容回流绕远与功率环路共地。
• 机理：25 mA 开通电流源已经压低了 dv/dt，但漏极仍是全板最高 dv/dt 节点（数百 V/µs）——耦合进 VS 采样窗或 CS 消隐窗外的噪声直接变成采样/限流误差。
• 现象：输出精度随布局板版本漂移；同一电路不同 PCB 表现不同；莫名抖频/误 OVP。
• 怎么测：对比波形——把探头钩在 VS/CS 上看基线是否被开关沿扰动出毛刺；改版 A/B 对照。
• 怎么解：DS §11.1 四条（见 §3）；VS/CS 走线短到“R7/R9 就在脚边”。

3. 布局要点（DS §11.1 逐条翻译+为什么）

1. CDD 高频旁路跨 2/5 脚就近——VDD 上的每一毫伏噪声都直接进控制律；R15+C7 低通的连接点贴近 VDD 脚（R15=22.5 Ω 在 VDD 干路上，C7=330 nF 在脚边）。
2. C9 与 R10 构成低通，连接点贴近 CS 脚——C9 可以不贴但必须留位（DS 原话：“put a place holder for it in your design”）。
3. R7/R9 到 VS 的走线尽可能短——减小/消除 EMI 耦合（DS 对 VS 布局唯一的硬要求）。
4. IC 地与功率地在母线电容回流处汇合；功率大电流路径（C4/C5+ → T1 → Q1 漏 → Q1 源 → R13 → 母线回流）不许穿信号地——这是单点接地的具体化。
5. 所有高电流环路尽量短；高电流/高频走线远离其他走线或垂直交叉。
6. 钳位回路（D1、R1、D4、C1——DS 原文按 EVM 位号写作 C4，以 EVM 图 2 为准）走线最短；钳位电容回流贴近母线电容供电端，减小大 di/dt 的 dv/dt。
7. 磁性元件下方避免贴装半导体（T1 的泄漏磁通会感应进任何半导体引脚环）。

4. 故障排查流程（症状→测哪里→看什么→定什么）

【症状：完全无输出】
 ├─ VDD 电压？ → 0 V：查 RSTR 开路/CDD 短路 → 换件
 │              → 卡在 <21 V：RSTR 太大/CDD 太大（式 13/14 复核）
 ├─ VDD 在 21↔8 V 循环（打嗝）？ → 看下一分支
 └─ VDD 正常 >21 V 但 DRV 不出 → 欠线判定？测 VS 导通段电流（<80 µA=欠线，查 R_S1/母线）

【症状：周期性重启（打嗝）——按顺序排除】
 1) 欠线：输入电压/R_S1/母线容量（低线重载易触发）
 2) OVP：V_OUT 实测是否 >5.75 V → 线补过头（陷阱 5）/预载脱落/反馈分压异常
 3) 过流 1.5 V：CS 波形是否撞 1.5 V → 变压器饱和/输出短路/RCS 变值
 4) 过温 165 ℃：芯片/Q1/RCS 温度
 5) VS 失效：R_S1 开路？（安全重启设计）

【症状：输出电压不准（±5% 外）】
 ├─ 先查 VS 上有没有电容（陷阱 1）→ 有则摘除
 ├─ 空载校 4.05 V 采样点：V_OUT 实测 vs 式 2 反推（03 篇 Step 8）→ 分压/匝比/V_F 假设核对
 └─ 轻载抖 → 振铃判据复核（陷阱 3）

【症状：恒流点不准/随线漂】
 ├─ 双线压测 I_OCC（90/265 VAC）→ 差>3% = 线补失配（陷阱 4，调 R_LC）
 ├─ 绝对值偏 → R_CS/V_CCR 散差核算（±3% V_CCR + ±1% R_CS + η 估计）
 └─ 带载曲线"爬坡后掉" → VDD 在恒流段跌破 8.1 V（N_AS/CDD 复核，02 篇 §6）

【症状：炸管（无声无息那种）】
 ├─ RCS 开路？（陷阱 9）→ 换管换 RCS 前先查根因
 ├─ 钳位 D4/R1/C1 失效 → VDSPK 超压（03 篇 Step 2）
 └─ 磁饱和（匝比/气隙错误）→ I_PP 斜率异常陡，CS 提前撞 1.5 V

5. 实战问答（3 问）

• 问：能不能像 UC3842 一样在 VS 上并电容滤波？ 答：不能。DS 明令禁止（VS 采样的就是波形细节）；抗噪靠布局与 R_S1/R_S2 阻值设计。实证：EVM 给 C6 留位但默认不贴。
• 问：输出要 9 V/12 V，只改分压电阻行吗？ 答：分压比（式 2/16）、N_AS（VDD 自供电，式 26）、OVP 点、N_PS(max)（式 22）四件事联动——9 V/12 V 档是官方家族分型号（UCC28710 系等按输出电压分档的设计工具）覆盖的场景，跨档改设计要全链复核（本库建议，业界经验）。
• 问：PSR 输出动态太差，负载阶跃压不住怎么办？ 答：PSR 无快速环，第一手段就是 C_OUT（式 11 的 I_TRAN×窗口时间）；再不够就换路线（光耦 QR 或 FluxLink），这是架构边界不是参数问题。

6. 量产检查清单

• [ ] 变压器：漏感复位 <500 ns（I_PRI min）/<1.5 µs（max）；振铃 <100 mVpp×(R_S1+R_S2)/R_S2 @t_DM 端前 200 ns（抽测全功率段）
• [ ] L_P 标称 ±10% 内；漏感比 ≤3.5%（η_XFMR=0.9 的前提）
• [ ] R_CS/R_S1/R_S2/R_LC 全部 ±1% 上料并首件核对 I_OCC/V_OCV
• [ ] VS/CBC 焊位确认无贴装（C6/R8 类预留位）
• [ ] 待机功率 @230 VAC 空载 ≤30 mW（含 RSTR 6.9 mW 高线核算）
• [ ] 恒流一致性：90/115/230/265 VAC 四点 I_OCC 极差 ≤±3%（线补核对，陷阱 4）
• [ ] 负载阶跃 0.1↔0.6 A：V_OUT 保持 4.1~6 V（式 11 裕量核对）
• [ ] OVP 实测：输出端 5.75 V 附近动作并打嗝重启
• [ ] 高线满载 VDD 峰值 <35 V（陷阱 7）
• [ ] 启动时间 <1 s（高线与低线各测）
• [ ] 音频噪声：10 cm 距离无可闻啸叫（1~4 kHz 频谱，陷阱 6）
• [ ] 温升：Q1/D2/RCS 热像 ≤规格；芯片 <60 mW 自损

精炼要点

上一级：UCC28700