NCP1654 — 01 引脚功能与关键规格

依据：NCP1654/D Rev.7 §4（引脚定义全译见 01_规格书全译 §4）、§5 绝对最大额定值、§6 电气特性表；本篇给出逐脚的“内部电路→为什么需要→外围怎么接→怎么算→失效后果”分析。图 48 元件角色为本库按 DS 式 8~23 反推并与原版渲染核对。

本篇总结

1. 8 脚按功能分三组：供电组（VCC/GND/DRV）、感知组（CS/VM/BO/FB）、指令组（Vcontrol——既是补偿节点又是软启动/功率指令脚）。
2. VM（脚 2）是全片核心：倍乘器输出电流 I_M 在外部 R_M 上转成 V_m，直接决定 PWM 占空比——R_M 定最大功率，C_M 定“平均电流模式”成立与否。
3. CS（脚 3）是虚拟地输入：IC 把脚电压钳在 0 V，电流 I_cs = (R_SENSE/R_CS)·I_L 流出脚外——这个“电流镜像”方案省掉传统电压检测的滤波网络。
4. BO（脚 4）承担三重功能：Brown-out 保护阈值、倍乘器的线电压前馈、OPL 的“VA 表”电压输入——一颗分压电阻同时供给三个功能。
5. Vcontrol（脚 5）<0.6 V 即无输出：这个特性被顺带利用为软启动、待机与故障封波的执行机构。
6. FB（脚 6）挂四套比较器（调节、DRE 95%、OVP 105%、UVP 8/12%）——一个脚上的“四电平体系”是本片保护逻辑的中枢。
7. 引脚失效分析显示：CS 开路 → V_m→0 → 占空比趋向 97% 钳位，比 R_SENSE 开路（同结果）更隐蔽，是 04 篇排障的重点项。

1. 引脚配置总表（SO-8 顶视，DS §4）

        ┌───────∪───────┐
  GND ──┤1            8 ├── DRV   （±1.5 A 图腾柱输出）
   VM ──┤2            7 ├── VCC   （9~20 V，UVLO 10.5/9.0 V typ）
   CS ──┤3            6 ├── FB    （输出反馈：调节+OVP+DRE+UVP）
   BO ──┤4            5 ├── Vcontrol（补偿/功率指令/软启动）
        └───────────────┘

2. 逐脚详述

2.1 脚 1 GND — 功率地还是信号地？

• 内部电路：全片逻辑、比较器、斜坡的参考电位。驱动级灌电流（关断 MOSFET 时最大 1.5 A）也从 GND 出。
• 为什么重要：CS 脚是“虚拟地”（见 2.3），它的基准就是 GND 走线上的电位。若驱动回流（几安级、几十纳秒级脉冲）与信号地共线，地弹 ΔV 直接串进 I_cs 判据——DS 没写布局，这是本库按机理的推断。
• 怎么接：信号地（CS/VM/BO/FB/Vcontrol 的下端）与驱动回流地分开走，最后一点汇于芯片 GND 脚；检测电阻 R_SENSE 下端就近接功率地、其信号经 R_CS 单独回 CS。
• 接错会怎样：地弹窜入 → 轻则电流包络毛刺、THD 变差，重则 OCP 误触发（200 µA 判据对应 CS 节点约毫伏级扰动即有可感影响——见 2.3 的量级换算）。

2.2 脚 2 VM（Vin）— 倍乘器电压：占空比的“模拟计算结果”

• 内部电路（DS 图 1）：倍乘器输出电流 I_M 流入（出）VM 脚，在外部电阻上建立电压 V_m；V_m 被送入 PFC 调制比较器与斜坡比较，直接决定导通时间 t1（DS 式 4~6：t1 结束于 V_ramp 触到 V_REF，即 V_m = V_REF·(T−t1)/T）。I_M = I_cs·V_bo/[4·(V_control−V_control(min))]（DS 式 8）。
• 为什么需要：这是“电阻仿真”的执行端——V_m 同时携带电流包络（I_cs）、线电压（V_bo）、功率指令（V_control）三个信息，让每周期占空比自动满足 I_L ∝ V_in（机理详见 02 篇 §3）。
• 外围怎么接：R_M（图 48：47 kΩ）与 C_M（图 48：1 nF）并联，VM 到地。R_M 把 I_M 电流转成 V_m 电压并直接限定最大输入功率（DS 式 15：P_in ∝ 1/R_M）；C_M 滤掉 V_m 里的开关纹波（DS §8.2.2：不接则成“峰值电流模式”，接上才是“平均电流模式”）。
• 怎么算：C_M 取值看滤波够不够：f_pole = 1/(2π·R_M·C_M) = 1/(2π×47k×1n) ≈ 3.4 kHz（图 48 取值），对 65 kHz 纹波衰减约 19 倍；同时必须 ≫20 Hz 电压环带宽，否则 V_m 把电压环动态也滤没了（本库按机理分析）。
• 开路/短路/接错会怎样：R_M 开路 → V_m 悬空失控（不可预测，可能长期满占空比）；C_M 漏接/失效 → V_m 带开关纹波，占空比逐周期抖动、THD 恶化；R_M 取小 → 功率上限抬高但轻载时 V_c 被压得极低、易进跟随升压（设计意图例外）；R_M 取大 → 满载前 V_c 顶到 3.6 V 饱和，输出掉压。

2.3 脚 3 CS — 电流检测：虚拟地的“电流输出”方案

• 内部电路（DS 图 37/式 11）：IC 把 CS 脚电压钳在 ≈0 V（失调 10 mV typ），于是检测电阻上电压经 R_CS 形成电流 I_cs = (R_SENSE/R_CS)·I_L，从脚内流出。该电流被电流镜像复制三份：给倍乘器、给 OPL 乘法器、给 OCP 比较器（>200 µA 判据，DS §6.3）。
• 为什么需要：PFC 要的是电感电流的包络而非峰值——电流式检测天然抗开关噪声（电流被 R_CS/R_SENSE 比值缩小，典型 I_cs 只有几十~两百 µA），且一个信号供给三个功能。
• 外围怎么接：R_SENSE（图 48：0.1 Ω）串在 MOSFET 源极与功率地之间；R_CS（图 48：3.6 kΩ）从 R_SENSE 上端拉到 CS 脚。走线短而粗，附近无驱动回路。
• 怎么算：缩比 k = R_SENSE/R_CS = 0.1/3600 = 27.8 µA/A。OCP 点：I_L(OCP) = R_CS×200 µA/R_SENSE = 7.2 A（DS 式 20，图 48 取值，约为 90 VAC 满载峰值 5.98 A 的 1.2 倍）。R_SENSE 功耗：3.51 A(rms)²×0.1 Ω ≈ 1.23 W（本库复算，选 ≥2 W 规格）。
• 开路/短路/接错会怎样：R_CS 开路 → I_cs = 0 → V_m→0 → 占空比被推到 97% 钳位（DS §6.5），电流失控直至 OVP 动作；R_SENSE 开路同理且更严重（整条电流路径断）。R_CS 取大 → 同样 OCP 点下 R_SENSE 更大、损耗高；取小 → I_cs 逼近倍乘器量程上限（I_M4 = 84.4 µA 量级），需复核（本库按 §6.8 工作点分析）。注意：OCP/OPL 看的是未滤波的瞬时 I_cs（图 1 直连），纹波峰值也算数——见 04 篇陷阱 6。

2.4 脚 4 BO — 一脚供三路的“线电压表”

• 内部电路（DS 图 36/45/46）：BO 脚内接三个目的地——①Brown-out 比较器（V_BOH 1.30 V / V_BOL 0.70 V typ，迟滞）；②倍乘器的 V_bo 输入（线电压前馈）；③OPL 的乘法电压端。输入偏置 ±500 nA（max @V_BO = 1 V）。
• 为什么需要：Brown-out 防“母线电压过低时仍强行开通”（此时占空比达到上限、电流巨大烧管）；同一信号又是 PF=1 的前馈与 OPL 的电压侧——一个分压器供给三个功能，这是 8 脚封装得以容纳全部功能的诀窍之一。
• 外围怎么接：整流后母线经 R_boU（图 48：R9+R13 = 3.3 M×2 串 R10 0 Ω）到 BO，R_boL（图 48：R11 = 82.5 kΩ）到地，C_BO（图 48：0.47 µF）并联在 BO-地之间维持平均值（DS §8.2.16）。
• 怎么算：K_BO = R_boL/(R_boU+R_boL) = 82.5k/6.6825M = 0.01235。运行中 V_bo = K_BO×(2√2/π)×V_ac ≈ V_ac/90（图 48 取值：90 VAC→1.00 V，264 VAC→2.93 V，本库复算）；启动判定按峰值充电视律（DS 式 21）→ 起动 V_ac ≈ 1.30/(0.01235×√2) ≈ 74 VAC，运行掉电 ≈ 0.70/(0.01235×0.9003) ≈ 63 VAC。C_BO 滤波：节点阻抗 ≈82.4 kΩ×0.47 µF → f ≈ 4.1 Hz ≪100 Hz，平均值成立（本库复算）。
• 开路/短路/接错会怎样：R_boU 开路 → V_bo = 0 → Brown-out 锁死不启动（现象：VCC 正常但无驱动）；C_BO 过大 → 上电爬升慢、OPL/BO 响应迟钝；C_BO 过小 → 100 Hz 纹波直接进倍乘器，电流包络被“二次调制”，THD 恶化（机理推断）。R11 漂移 → Brown-out 点漂移 + V_bo 偏 → 电流包络比例偏（前馈标定变）。

2.5 脚 5 Vcontrol — 补偿节点、功率指令、软启动执行器

• 内部电路（DS 图 38/42）：OTA（±28 µA、G_EA 200 µS typ）输出；V_c 减去偏置 V_control(min)（0.6 V typ）后进倍乘器分母——V_c−0.6 V 就是功率指令（DS 式 15：P_out ∝ (V_c−V_c(min))·V_ac/V_out）。V_c < 0.6 V 时无输出；UVP/Brown-out/软启动都通过“把 V_c 拉低”来封波（DS §8.2.12）；DRE 在 V_fb<95% 时注入 228 µA（typ）快速抬 V_c（DS §8.2.11）。
• 为什么需要：电压环带宽必须压到 20 Hz 以下（DS 建议），否则 100 Hz 输出纹波会调制电流指令、PF 恶化——Vcontrol 脚就是这道“带宽闸门”。
• 外围怎么接：type-2 网络（DS 图 38）：R_Z 串 C_Z 到地（图 48：R12 = 12 kΩ + C12 = 2.2 µF），C_P 直接到地（图 48：C5 = 220 nF）。
• 怎么算：零点 f_z = 1/(2π·R_Z·C_Z) = 6.0 Hz，极点 f_p = 1/(2π·R_Z·C_P) = 60.3 Hz（图 48 取值，本库复算）——6~60 Hz 之间呈积分特性，把穿越频率压在 20 Hz 档。
• 开路/短路/接错会怎样：补偿网络开路 → OTA 开环，V_c 被驱至电源轨，输出震荡或 OVP；对地短路 → 永久无输出（安全但失效）；C_P 漏电/选大 → 环路太慢，负载突变引起的深度跌落靠 DRE 恢复（DRE 并非补救措施而是标配，见 02 篇 §7）。

2.6 脚 6 FB — 一个脚上的四电平体系

• 内部电路（DS 图 1）：FB 进 OTA 求调节误差，同时挂三只比较器：V_out 低检测（95%·V_REF，94~96%）、OVP（105%，103~107%）、UVP（8% 关/12% 恢复）。OVP 触发 500 ns 内拉低驱动；UVP 触发进 ≤400 µA 低功耗态。
• 为什么需要：PFC 电压环带宽只有 ~20 Hz，负载突变时输出“深度跌落/过冲”是物理必然——四电平体系让同一个脚同时管住“正常调节、跌落加速、过顶保护、开环/待机关断”。
• 外围怎么接：R_fbU（图 48：R1+R2 = 1.8 M×2 = 3.6 MΩ）+ R_fbL（图 48：R3 = 23.2 kΩ），C_FB = 100 pF 并在 R_fbL 上（DS 建议 100 pF 防噪，图 48 为 C10）。
• 怎么算：V_out = V_REF×(R_fbU+R_fbL)/R_fbL = 2.5×3.6232M/23.2k = 390.3 V（DS 式 19，图 48 取值→即“390 V”输出的来历）；分压损耗 390²/3.6232M ≈ 42 mW；偏置误差：I_Bpin6 max 500 nA×3.6 MΩ = ±1.8 V（max）≈0.46%——高阻分压省电与精度之间的真实权衡（本库复算；typ 值 DS 未给，待核实）。
• 开路/短路/接错会怎样：R_fbU 开路 → V_fb = 0 → UVP 关断（≤400 µA），系统安全停机；FB 对地短路 → 同上且被用作待机关断的官方手段（DS §8.2.13：接地即关断）；C_FB 漏装 → 噪声毛刺误触 OVP/UVP。R_fbL 漂移直接改变四电平的绝对电压位置（它们全是 V_REF 的百分比）。

2.7 脚 7 VCC — UVLO 与待机功耗的控制环节

• 内部电路（DS §8.2.20/图 47）：UVLO 比较器 10.5 V（9.6~11.4）开 / 9.0 V（8.25~9.75）关，迟滞 ≥1.0 V（typ 1.5 V）防临界振荡；启动前只耗 ≤75 µA（max），关断模式 ≤400 µA（max，V_FB = 0 V），开关工作 4.7 mA（typ，max 6.0 @15 V）。热关断、参考块均由 Bias Block 统一供电（图 1）。
• 为什么需要：PFC 输出建立前 VCC 若已掉回 9 V 以下会“启动-掉电”循环；UVLO 迟滞与低启动电流给启动电阻方案留出设计空间（图 48 用外部 +15 V，可免启动电阻，但 DS §8.2.19 仍要求 1~100 nF 就近去耦）。
• 外围怎么接：图 48：+15 V 辅助轨（TB3）经 D2（1N4148）/R5（10 Ω）网络馈入，C8 = 22 µF 储能 + C9 = 0.1 µF 高频去耦；R4 = 10 kΩ 位于 Q1 栅极网络（作栅极泄放，推断，以原版图 48 为准）。
• 怎么算/注意：I_CC2 = 4.7 mA（typ）+ 栅驱平均电流（Qg×f_sw，Q1 栅荷以器件手册为准）由辅助轨供给。DS 明文：跟随升压模式下 PFC 输出电压不定，禁止从升压电感辅助绕组取 VCC——必须从后级取（本条是硬规则，非推断）。
• 接错会怎样：VCC 纹波/阻抗过大 → 驱动级瞬间汲取电流造成 VCC 凹陷 → 误 UVLO；从电感绕组取电 + 跟随升压 → VCC 过压或欠压，两端都可能失控。

2.8 脚 8 DRV — ±1.5 A 图腾柱

• 内部电路：图腾柱，R_OH = 9 Ω / R_OL = 6.6 Ω（typ，max 20/18），Tr/Tf = 60/40 ns @C_L = 2.2 nF（DS §6.1）；绝对能力 ±1.5 A（§5）。
• 为什么需要：CCM PFC 的开关损耗大头在开通（拖上二极管反向恢复电流），边沿要快、灌拉要对称。
• 外围怎么接：DRV →（可选小阻值栅电阻）→ Q1 栅极；R4 10 kΩ 栅-源泄放（图 48，推断）；栅极回路面积最小化，回流走独立地。
• 怎么算：驱动平均电流 = Qg×f_sw（Qg 以 MOSFET 手册为准，待核实）；2.2 nF 测试负载下 60 ns 边沿对应 ≈150 mA 平均充电流，距 1.5 A 峰值余量充足（本库按 I=C·dV/dt 估算）。
• 失效后果：驱动走线过长/地回流共线 → 栅振荡、米勒误开通；IC 过热（RθJA = 178 °C/W，PD 450 mW @T_A = 70 °C，§5）→ TSD 频繁。

3. 关键参数的设计含义表（≥15 行，出处 DS §6）

3.1 温漂与最坏值口径（DS 图 2~30 特性曲线的使用方法）

DS 给了 29 张“T_J 横轴”特性曲线（图 2~30），设计上只有三种用法，逐一对号：

• 阈值类（OCP 图 12、OPL 图 13/14、BO 图 19/20、OVP 图 22/23、UVLO 图 25/26/27）：保护点随 T_J 漂移——按曲线包络最坏值（不是端点值）核算动作区间，防止高温误动/低温拒动。
• 能力类（OTA 电流图 4/5、增益图 6、DRE 电流图 11、栅阻图 2）：影响环路增益与驱动速度——补偿网络按 G_EA = 100 µS（min）核穿越频率、按 300 µS（max）核相位裕量，双向都要活。
• 消耗类（I_STUP 图 28、I_STDN 图 29、I_CC 图 30）：启动电阻与待机预算按 max 曲线取值。
• 特性表注 3 原文口径：表中为目标值，最终规格以完成表征后发布的版本为准——量产设计留 ±10% 量级参数余量是稳妥做法（业界经验）。

4. 绝对最大额定值与安全工作区（DS §5，全表解读）

超出额定值的应力不应假定器件功能正常（DS 原文警示）；每一条都对应一个设计动作：

安全工作区的两条隐藏边界（本库按机理归纳）：①电气边界——表值；②热边界——P_D×R_θJA 与 TSD 150 °C 的交叠：环境 70 °C 时芯片只允许再升温 80 °C 才触 TSD（min 值），对应自耗 ≈450 mW 恰好闭环——SO-8 的热设计不允许芯片承担毫瓦级以上的持续额外损耗。

5. 常见接线错误速查（机理推导，供产线/维修对照）

精炼要点

上一级：NCP1654