UCC28781 — 02 内部框图与工作原理

依据 UCC28781 SLUSEP2 §7（功能描述，式 1~18）、§8.2.2（式 19~53 中与机理相关部分）、§9/§10。框图与波形为手册原版图翻拍。 拓扑澄清：UCC28781 是单开关过渡模式（TM）ZVS 反激（ZVSF）——初级只有主开关 QL，没有钳位开关/钳位电容（非 ACF）。它的“第二个开关”是次级 SR 管 QSR：SR 的导通时长被主控逐周期自整定，兼做 SR 驱动与 ZVS 能量泵。

本篇总结

1. ZVS 的本质核算：SR 多开一段时间（tDM），把励磁电流反向拉到 IM- = √(CSW/LM)·VBULK——这个“刚好够”的负电流在死区 tZ 内把开关节点从 VBULK+NPS(VO+VF) 谐振拉到 0 V。多一分是环流浪费，少一分硬开通。
2. 数字自整定闭环：ZVS 鉴别器只问一个问题——“tZ 窗口内 VSW 跌破 VTH(SWS)（4.04/8.5 V）了吗？”没有 → 下周期 tDM 加一个 LSB；有 → 微调维持。约 15 个周期锁定，器件容差/温度/老化全自动跟踪。
3. 五段模式是一条“能量刻度尺”：AAM（调峰值电流）→ ABM（调每包脉冲数 2~9）→ LPM（固定 2 脉冲/25 kHz）→ SBP1（压到 VCST(MIN)）→ SBP2（最深待机，1.7~8.5 kHz 跳空避人耳）；切换阈值链由 VCS、fBUR、VBUR 迟滞共同把守，回程路径各不相同。
4. 待机 <45 mW 是“集体停电”的结果：芯片自己等 iPhone 级功耗（IWAIT 540 µA），还顺手把隔离驱动器（RUN/PWMH 供电）、GaN 驱动器（S13）、上游 PFC（IPC）全部断粮。
5. 启动靠“借电”：QS（耗尽型 MOSFET）启动时从开关节点给 CVDD 充电（最大 2 mA 限流），完成后同一颗管子改行做 ZVS 检测——对比高压启动电阻的常续损耗，这是待机功耗核算里最大的一项节省。
6. 保护哲学是“分层确认 + 全自动恢复”：逐周期硬保护（OCP 3 周期）、定时保护（OPP 160 ms 放行峰值功率）、跨域判据（SCP 在 VDD 掉电瞬间提前判定）、引脚自诊断（RDM/RTZ/CS/P13 开短路）——恢复一律 1.5 s 打嗝，不锁死。
7. EMI 抖动 23 kHz 是“三赢”设计：高于可闻频段、高于环路纠正能力、且幅度随输出电压两级可变（96/36 mV），接近 AAM/ABM 边界时淡出——抖动不牺牲纹波也不牺牲瞬态。

1. Overview：单开关反激的三座大山与它的高频解法

把反激推到 500 kHz+ 会撞上三座大山：开通损耗（vDS 满压开通，Coss 能量+电流交叠损耗随频率线性涨）、关断电压应力（漏感尖峰）、轻载待机（频率越高，固有损耗越大）。 UCC28781 的答案各有一种方法：

• 开通损耗 → 主动 ZVS：SR 延长导通回灌负励磁电流，谐振把 vDS 拉到 0 再开通（本篇 §3）；
• 应力 → SR 平台钳位：QL 关断后 SR 迅速导通，次级绕组被钳在 VO+VF，反射回初级形成 VBULK+NPS(VO+VF) 的平台——漏感尖峰只在这之后的一小段换流窗口内存在，必要时 RCD/TVS 后备（本篇 §5）；
• 待机 → 五段模式 + 偏置停电管理（本篇 §6/§7）。 对比传统方案：QR 谷底开通只是“免费的部分 ZVS”（谷底电压≠0、频率被谐振周期绑架）；真 ACF 用钳位电容回收漏感能量但多一颗高压开关。UCC28781 用“SR 兼职”同时拿到两边的核心收益。

2. 功能框图走读（按信号流）

从左到右跟一条主控制流走：

1. 采样层：CS（初级电流，经 RCS/ROPP）→ 峰值电流环；VS（辅助绕组电压）→ 线电压/输出电压/ZCD 三用检测；SWS（开关节点低压段复刻）→ ZVS 鉴别器；FB（光耦电流）→ 模式判决。
2. 决策层：中央 Adaptive ZVS Control = tDM 优化器（管 PWMH 宽度）+ ZVS 鉴别器（管加/减 LSB）+ 峰值电流环（管 PWML 关断时刻）+ 死区优化器（管 tZ 与 tD(PWML-H)）。
3. 执行层：PWML 强驱动 → QL；PWMH 5 V 逻辑 → 隔离驱动器 → QSR。
4. 电源管理层：P13 稳压器、S13 开关、RUN/PWMH 供电、Dynamic Bias（等待态关闭内部偏置）。
5. 故障层：Power and Fault Management 汇总 OCP/OPP/OVP/brown/OTP/P13/S13/XCD/RDM/RTZ 等十余个故障源 → 统一“停开关 + 1.5 s 打嗝”或“UVLO 复位”。

上图即决策层工作的实测照：开机时 tDM 不够、IM- 不足，控制器先以谷底开关方式运行（左下放大图，VSW 只摆到半途）；十几个周期内 tDM 逐 LSB 加长（中图），直到 VSW 稳定跌破 VTH(SWS)（右图，谷底贴 0 V）——ZVS 环锁定后 tDM 只在 LSB 量级抖动。

3. ZVS 的物理核算（本芯片的核心机制）

3.1 谐振腔与“刚好够”的负励磁电流

QL 关断、QSR（SR）导通后，开关节点被钳在 VBULK+NPS(VO+VF)。SR 多开 tDM 里的“回灌段”，励磁电流被输出电压反向泵成负值；PWMH 关断后，负励磁电流 IM- 成为 LM 与开关节点总电容 CSW 组成的无阻尼谐振腔的初始条件。要在一个死区 tZ 内把 VSW 从平台拉到 0 V，需要的初始电流恰为（DS 式 27）：

$$I_{M-}=-\sqrt{\frac{C_{SW}}{L_M}}\,V_{BULK}$$

代入数字（本库 65 W 例：LM = 47 µH，CSW = 70 pF ≈ GaN Coss 30 pF + SR 反射 20 pF + 绕组/PCB 20 pF）：

• 高线 VBULK = 375 V：IM- = √(70p/47µ)×375 = 1.22×10⁻³×375 ≈ 0.46 A；
• 低线 VBULK = 75 V：IM- ≈ 0.09 A。 注意 IM- ∝ √CSW：布局每多 10 pF 开关节点电容，环流就多一份——这就是 DS 布局篇反复要求“开关节点铜箔小”的量化原因。 这笔环流的“无功功率”≈ ½·CSW·VBULK²·fSW = ½×70p×375²×630 kHz ≈ 3.1 W（高线满载，本库推算）——它不是损耗，但会在绕组与开关的电阻分量里按 Q 值比例发热；“刚好够”策略正是把这份无功压到下限。

3.2 tZ 不是半个谐振周期——式 (10) 展开

死区下限（DS 式 10）：

$$t_{LC(MIN)}=\left[\pi-\cos^{-1}\!\left(\frac{N_{PS}(V_O+V_F)}{V_{BULK(MAX)}}\right)\right]\sqrt{L_M C_{SW}}$$

逐项解读：谐振从平台 VBULK+NPS(VO+VF) 出发往 VBULK 走，反余弦项是“出发角”——出发时已带着 NPS(VO+VF)/VBULK(MAX) 的相位偏置，所以走过的弧长小于半周期。DS 自己的例子：VBULK(MAX) = 375 V、VO = 20 V、NPS = 5 → π − cos⁻¹(102.5/375) = π − 0.412π ≈ 0.588π，约四分之一谐振周期再多一点。 代入本库数字：√(LM·CSW) = √(47µ×70p) = 57 ns → tLC(MIN) = 1.846 rad×57 ns ≈ 106 ns；加上 SR 驱动器传播延迟 tD(DR) ≈ 60 ns（按所选隔离驱动器手册取，待核实），得 tZ(MIN) ≈ 166 ns → RRTZ = 1.12×10¹²×166 ns ≈ 186 kΩ（GaN 系数；03 篇取 187 kΩ）。

图中三个时间段的物理意义：tD(DR) 是 SR 驱动器反应时间（SR 已关、谐振未起）；tLC(MIN) 是谐振下摆；tZ(MIN) 是两者之和——PWML 必须等满 tZ 再开，早一纳秒都是硬开通。

3.3 自整定算法：一问一答的数字伺服

ZVS 鉴别器的判据只有一个：tZ 到期时 VSW 是否跌破 VTH(SWS)（SET 选 4.04 V 全 ZVS / 8.5 V 部分 ZVS）。

• 没跌到 → TUNE 信号把下周期 tDM 加一个 LSB → IM- 更深 → 同样 tZ 内 VSW 被拉得更低；
• 跌破了且有余量 → tDM 减，把环流省下来；
• 稳态时 tDM 在最优点附近以 LSB 步进“周期性起伏”——这就是数字伺服的极限环，幅度不足以偏离工作点。 为什么用 SWS 而不用 VS 做 ZVS 判据：VS 看的是辅助绕组（间接、有 ZCD 早检测职责）；SWS 经 QS 直接复刻开关节点电压，只看 <13 V 的关键段，分辨率与速度都对得起 26 ns 级的时序精度。CSWS 22 pF 的检测延迟还被故意用来保证“VS 的 ZCD 先于 SWS 的 ZVS 被看到”——整定方向才不会反（DS §7.3.5）。 收敛速度：图 7-22 实测约 15 个开关周期锁定。工程含义：负载/母线阶跃后，ZVS 在几十微秒内自愈，无需任何人工调死区。

3.4 两段死区、两套控制律

死区优化器管两个死区，控制律不同：

• tZ（PWMH 关→PWML 开）：随线电压前馈——IVSL ≥666 µA（高线）时 100%，≤233 µA（低线）时线性延长到 140%。物理动机：低线时 NPS(VO+VF)/VBULK 比值大、谐振弧长短、过渡慢，需要更多时间；高线收紧死区省环流。
• tD(PWML-H)（PWML 关→PWMH 开）：自适应于开关节点电压斜率变化，与 SET 无关——重载 VSW 上升慢、轻载快，SR 开通时刻跟着斜率走，既不早开（增大导通损耗）也不晚开（体二极管导通）。

3.5 一个开关周期的完整时序（AAM 互补开关走读）

        t_on(QL)      t_DM（SR 导通=退磁+负励磁回灌）   tZ
PWML  ┏━━━━━┓
      ┃     ┃
      ┏━━━━━┛                     ┏━━━━━  ← 下一个 ZVS 开通
PWMH       ┗━━━━━━━━━━━━━━━━━┛
                             ┗━━ ← tD(PWML-H) 死区后 SR 开
IM   0→＋IM+ ──退磁──→ 0 ──回灌──→ −IM-   ← 线性段
                              ＼谐振／↑
VSW      ＿＿＿＿＿＿＿＿￣￣￣￣＼
                                  ＼＿→ 0 V（VTH(SWS) 命中）
                                  ↑ PWML 零电压开通

按时间轴逐段讲（本库 65 W 例、高线满载数字）：

1. 储能段（t_on ≈ 290 ns）：PWML 高，QL 导通，励磁电流以 VBULK/LM ≈ 8 A/µs 爬升到 IM+ ≈ 2.3 A；CS 电压到达 VCST（FB 映射阈值）→ 峰值电流环关断 QL。
2. 换流尖峰段（数十 ns）：QL 关断瞬间漏感电流给 CSW 充电，VSW 冲向平台；SR 经 tD(VS-PWML) 18 ns + 驱动器延迟开通，把次级钳在 VO+VF → 平台确立（VBULK + 102.5 V）。ΔVCLAMP 预算只管这段尖峰。
3. 退磁段（≈1.0 µs）：励磁电流线性下降（斜率 VOR/LM ≈ 2.2 A/µs），能量输往输出；VS 在此期间采样反射输出电压（NVO，决定 LV 模式/抖动幅度档）。
4. 回灌段（≈0.2 µs）：退磁到零后 SR 继续导通（tDM 的“多余”部分），输出电压反向泵励磁电流到 −IM- ≈ −0.46 A——这段宽度就是 ZVS 鉴别器逐周期微调的量。
5. 谐振过渡段（tZ ≈ 167 ns）：PWMH 关断，LM 与 CSW 谐振，VSW 从平台摆向 0 V；SWS 实时监视，鉴别器记录“是否跌破 VTH(SWS)”作为下一周期 tDM ± LSB 的依据。
6. 再开通：PWML 在 vDS ≈ 0 时开通——零电压、零 Coss 损耗，循环从头开始。

SR 的关断时机安排在第 5 段开头（tD(DR) 延迟后）而非电流过零后拖延——这就是“接近零电流关断”的实现方式，也是 SR 尖峰小的原因。

4. 与 QR 谷底开通的对比核算

要点：QR 是“停止开关动作等谷底”，UCC28781 是“先把钟摆拉到精确角度再松手”——多出来的控制复杂度，换的是每个周期、全工况的确定性 ZVS。

5. 与 ACF 的异同（兼勘误）

为什么容易被误当成 ACF：两者都实现了“低关断应力 + 初级 ZVS”，且 UCC28781 的 SR 平台确实把 QL 关断电压“钳”在 Vin+NPS(VO+VF) 附近——效果像 ACF，结构上却少一套钳位。代价是：SR 必须存在且时序必须准（DS §9 明文要求 SR 是必需器件），且 AAM/ABM 之外（轻载谷底模式）ZVS 主动放弃——轻载效率靠五段模式的低频化去挣，而不是靠硬凑软开关。

6. 五段稳态模式 + 生存模式：一条能量刻度尺

表 7-1 功能模式总表（重排自 DS 表 7-1）

6.1 AAM（自适应幅度调制）——重载主力

互补开关 + ZVS 整定使能。负载降 → 峰值电流环压低 IM+，IM- 保持 ZVS 配额不变；TM 运行的天然结果：峰值电流降 → 开关频率升（本库例：低线满载 ≈240 kHz → 高线满载 ≈630 kHz → 高线半载 ≈1.1 MHz，推算）。RUN 恒高，隔离器常供电。 过载出口：VCST 触到 OPP 曲线（≈0.75×VCST(MAX)）持续 160 ms → OPP 故障；瞬时顶到 VCST(MAX) 由 PPL 直接承受。

6.2 ABM（自适应突发模式）——中轻载的“量化调节”

VCS 碰到 VCST(BUR)（BUR 脚编程）即进入：每包内峰值电流与 fSW 固定，调的是突发关断时间。突发频率估算（DS 式 12）：

$$f_{BUR}=\frac{I_O}{I_{O(BUR)}}\times\frac{f_{SW}}{N_{SW}}$$

代入：IO/IO(BUR) = 0.5、fSW = 500 kHz、NSW = 9 → fBUR ≈ 27.8 kHz。算法闭环：fBUR 跌破 24.5 kHz → NSW 减 1；升破 34.4 kHz（NSW>3）/51.2 kHz（NSW≤3）→ NSW 加 1——始终把可闻噪声（<20 kHz）关在门外，同时脉冲数尽量多（效率最优）。NSW 上限随输出电压变：VVS>2.5 V 时 9、<2.4 V 时 5——低输出电压纹波规格更严，包更小。 防连绑：两个 9 脉冲大包贴在一起（8 个突发周期内出现两次）→ 5 µA 灌入 BUR 脚压低 VBUR → 平滑过渡回 AAM。 内部斜坡补偿：RUN 低后 ICOMP 以 0.214 A/s 爬向 6.75 µA，与 IFB 之和过阈值触发下一包——开关纹波与光耦噪声被坡度顶开，突发环免外部补偿。 包间停电：RUN 拉低 → 隔离器断电（2.2 µs 唤醒延迟在下一包开头）；PWML 最小导通时间受前沿消隐限制（此模式）。

6.3 LPM（低功率模式）——软过渡到谷底

固定 NSW = 2、fBUR = fLPM = 25 kHz，VCST 在 VCST(BUR) 与 VCST(MIN) 之间受控过渡。关键技巧：SET 接 REF（Si）时 tON(MIN) ≈ 105 ns / GaN ≈ 110 ns——LPM/SBP 中 PWML 导通时间不再受前沿消隐下限约束，控制环从电流模式切换为电压模式，峰值励磁电流可以压到比 LEB 极限更低的水平，把 25 kHz 突发的激励幅度也压小（可闻噪声三重防线之一）。

6.4 SBP1——把“每包能量”压到底

VCST 钳在 VCST(MIN) = 153 mV，只调突发关断时间。等效待机电流（DS 式 13）：

$$I_{VDD(SBP)}=(I_{RUN}-I_{WAIT})\times\left(\frac{2}{f_{SW(SBP)}}+t_{D(RUN-PWML)}\right)\times f_{BUR}+I_{WAIT}$$

代入（fSW(SBP) ≈ 400 kHz、fBUR ≈ 4 kHz）：(3−0.54) mA×(5 µs+4.7 µs)×4 kHz ≈ 95 µA，加 IWAIT 540 µA → ≈0.64 mA——比常开 3 mA 省 4.7 倍（本库推算示例）。fBUR 越低越省，于是有了 SBP2。

6.5 SBP2——最深待机 + 人耳跳空

fBUR < 8.5 kHz 后进入：脉冲数加倍（每包 2 脉冲的频率减半），VCST 由 IPC 脚编程到 0.27~0.4 V（更高每包能量换更低频率，静态损耗占比更小）。跳空设计：仅当 VIPC >0.9 V（用户编程了更高极轻载电流）时，SBP2→SBP1 的回程阈值从 8.5 kHz 改为 1.7 kHz——1.7~8.5 kHz 恰是人耳最敏感频段，直接跳过不驻留（DS §7.4.9）。

6.6 生存模式（SM）——为 CVDD 省体积

负载阶跃下降/输出过冲时，反馈环命令停开关，VVDD 靠 CVDD 直接承受。传统做法把 CVDD 加大到承受过整个过冲期；UCC28781 的替代方案：VVDD 跌破 13 V（VVDD(OFF)+VVDD(PCT) = 10.6+2.2 V）时纹波调节器启动，发 PWML 脉冲串把辅助绕组能量泵进来，>13 V 即停。因为此时 VVDD 低于反射输出电压，励磁能量大头流向辅助绕组，几拍就能充满。设计红线（DS §7.4.11）：稳态 VVDD 必须设计在 13 V 以上（NA 留匝）、CVDD 只按最长软启动定（式 5）、辅助回路阻抗小（DAUX 串联电阻小、NA 直流电阻 <0.1 Ω）——否则会在 SM 与 SBP 间来回横跳。

6.7 模式切换阈值链（一张图记住五个门口）

重载 → 空载方向的“连续关卡”，每关由一个可测量把守：

两个设计载体：VBUR 决定“大门口”（ABM 进入点=轻载效率拐点），IPC 决定“地下室”（SBP2 深度与可闻跳空）——两者一前一后把整个轻载区间的“纹波-效率-噪声”三角形调到目标位。所有模式切换都经过 BUR 脚迟滞电流（2.7/5 µA）平滑，这就是 DS 在式 (2)(4) 上花两页篇幅的原因：迟滞不够，模式边界就变成可闻噪声源。

7. 启动与偏置：借电、还电、管电

7.1 启动链（表 7-2 的 A~K 压缩版）

1. A/B 段：UVLO 闭合内部开关，把 QS（漏极=开关节点）的源极经 RDDS 接到 VDD：VVDD<1.8 V 时 RDDS = 5 kΩ（防 CVDD 对地短路时大电流），>1.8 V 后降为 500 Ω 加速。充电电流（DS 式 8）：

$$I_{SWS}=\frac{V_{TH(Q_S)}}{R_{DDS}+R_{SWS}}$$

代入：RDDS+RSWS ≈ 0.5+0.51 kΩ = 1.01 kΩ；由 IVDD(LIMIT) typ 2 mA 反推 QS 阈值 ≈2 V 量级（BSS126 手册为准，待核实）。10 µF 从 0 充到 17 V @2 mA ≈ 85 ms 启动（本库推算）。 2. C/D 段：17 V 到位 → 断开 QS（充电使命结束）→ REF 稳压器建 5 V（17 mA 自限）→ 13 V 稳压器接管 P13（2.2 mA 限流放 CP13，>10 µs 防 P13 开路误判）→ RUN 变高。 3. E~K 段：S13 充到 10 V（隔离器就绪）→ 2.2 µs 唤醒 → 首脉冲谷底开通（tZC 后备）→ 软启动：VCST 先钳 VCST(SM1) = 0.2 V 五拍（输出短路时限流+把频率推高过可闻段），再 VCST(SM2) = 0.5 V，VVS>0.5 V 后放开到 VCST(MAX)；VO 就位后辅助绕组接管 VDD 供电——QS 退居二线当 ZVS 检测器。 软启动电流上限可按式 (7) 估算（03 篇 Step 9 代入 ≈4.9 A 次级）。

7.2 省电核算：对比高压启动电阻

传统启动电阻：以 2×470 kΩ 接 375 V 母线为例，启动后若不切除，常续损耗 = 375²/940 kΩ ≈ 150 mW——是 <45 mW 待机目标的 3 倍还多；切除则需高压开关或继电器，成本与可靠性双输。UCC28781 的 QS 方案：只在启动的 85 ms 里借电，之后零静耗，同一颗管子转岗 ZVS 检测——这是“免高压启动电阻”的完整核算（对比数值为业界常规口径，本库推算）。芯片自身核算：等待态 540 µA×20 V ≈ 10.8 mW，EVM 整机待机 42 mW @230 VAC（DS 表 8-1）——其余大头由 RUN/S13/IPC 的“停电管理”逐项抠出来。

7.3 偏置停电管理配套组合

• RUN：突发关断期拉低 → 数字隔离器 VCC1 经肖特基阻断缓慢放电到 UVLO 以下 → 隔离器静态功耗归零；下包开头 P13 以 44 mA 峰值快充回 UVLO 以上。
• S13：GaN 低侧驱动器（及 PFC）的 13 V 按需轨——RUN 高才合闸（内部 2.8 Ω 开关），10 V 门槛确保驱动器真的活着才发 PWML。
• PWMH：信号兼电源——21 mA 峰值（<3 V 段）帮助隔离器快速起振，之后 REF 接管限 6 mA 防过流。 配套组合的时序咬合：RUN 高 ∥（S13 充到 10 V）→ 2.2 µs 唤醒 → 2.3 µs tZC 等谷底 → PWML。最坏 tD(RUN-PWML) 7.43 µs（DS 表）——这就是每个突发包开头的“起床成本”，突发频率设计时必须计入。

8. SR 协调：直驱的收益与风险

• 为什么 SR 是必需品（DS §9 明文）：没有 SR 就没有受控的负励磁电流，ZVS 不成立；SR 电流额定按最大负载退磁峰值电流选。
• 直驱收益：PWMH 与 PWML 同源时序，SR 导通窗口 = tDM 精确受控——不存在独立 SR 控制器的采样误差/误触发；SR 关断时刻（PWMH 下降沿）由 tD(DR) 与谐振预算统一决定，天然接近零电流关断。
• 直通防范：AAM/ABM 强制互补 + 两段死区（tZ 与 tD(PWML-H)）从时序上隔离 QL/QSR；暂时性 CCM（升载瞬态）下励磁电流未退完 QL 就要开通——增强的开关控制缓解此时 SR 的过大 VDS 应力（DS §7.1），必要时放缓 PWML 开通沿（栅电阻 ∥ 快恢复二极管）把开关节点 dV/dt 压下来，同时减轻对隔离 SR 驱动器的应力。
• 应力清单（DS §9）：SR 尖峰两大来源 = 初级硬开关（ZVS 丢失时）+ SR 非零电流关断；对策按“升额定 → 加缓冲 → 逐源排查”顺序，最简单是 SR 上并 TVS 钳位。
• 深轻载：SBP 模式 PWMH 禁用、谷底开关——SR 不再被驱动，此时放缓的 PWML 开通沿保护次级整流器不被 dV/dt 打穿。

9. X 电容放电与 EMI 抖动

9.1 XCD 状态机（数字全录）

检测：6.62 V 迟滞阈值看交流过零（LZC）。84 ms 判定期内四档阶梯测试电流（0.4→0.775→1.15→1.53 mA，各 12 ms；末档持 48 ms）逐级克服桥二极管漏电流（高线/高温漏电流更大）→ 确认掉电 → XCD_LATCH 置位 → 2 mA 放电最长 300 ms → 700 ms 消隐（平均电流最小化）。验算：1 µF 从 375 V 放到 60 V 需移走 315 µC，按最小放电电流 1.65 mA 需 191 ms < 300 ms ✓（本库推算，DS 声明可放空 1 µF）。故障重启期间 XCD 功能照常工作（由 VDD 而非 REF 供电）；交流恢复 → 几乎立即复位故障重启。

9.2 EMI 抖动 23 kHz 的三赢设计

传统抖动 300~500 Hz 会被环路“纠正掉”，压抖动到 kHz 级又进可闻区——UCC28781 因工作频率高，把抖动定在 23 kHz：高于可闻、快于环路响应、EMI 频谱展开有效。三个增值设计：

1. 前馈增强：抖动叠加在 VCST 上，ZVS 环以前馈方式快速纠正时序误差——抖动不打断 ZVS；
2. 两级幅度：高输出电压（VVS>2.5 V）±96 mV（EMI 优先），低输出电压 ±36 mV（纹波优先）——USB-PD 多电压档各取所需；
3. 抖动淡出：VCST 顶到 VCST(MAX) 或底到 VCST(BUR) 时被钳位削平——不侵蚀峰值功率能力，不污染 ABM 波形。 低线折中：IVSL <580 µA（迟滞 580/646 µA）时抖动禁用——低线效率通常定热限，且低线母线纹波本身就是自然抖动源（DS 给的算例：brown-in 设 75 Vac → 90/115 Vac 下抖动自动禁用）。

10. 保护逐个讲机理（表 7-3/7-4 重排）

精炼要点

上一级：UCC28781