NCP1568 — 02 内部框图与工作原理

依据 NCP1568/D Rev.5 §5（框图）、§6（功能描述式 1~5）、§7（保护）。图为手册原版翻拍。逐节数值均注 typ；「推断/业界经验」单独标注。

本篇总结

1. NCP1568 的本质是“把 ACF 的 ZVS 从设计点问题变成全工况控制问题”：固定死区+定频只能在标称点 ZVS，SW 脚实测+数字变频把谐振复位能量实时调到“刚好够”。
2. 变频的方向逻辑要点：SW 下降太快（ZVS 早于 T_ZVS）→ 复位能量过剩 → 升频削减环流；ZVS 迟到或不到 → 降频保 ZVS。误差基准 T_ZVS 是型号固化常数（粗调 T_ZVS_A=DT_Max/2 + 细调 T_ZVS_B）。
3. 轻载五级接力（ACF 变频 → DCM 谷底 → 频率折返 → 30 kHz 钳位 → 静音跳周期），ATH/DTH 两个门限全部由设计者用电阻编程——效率曲线的形状是设计出来的，不是芯片给的。
4. 自适应死区用三个定时器（DT_Max 后备 + DT_E_R / DT_R_E 精调）在 SW 斜率 100 MV/s~10 GV/s 的七个数量级跨度里工作，核心是“9.6 V 阈值 + 计时”而非等零电压。
5. 模式切换（DCM↔ACF）用前沿调制（LEM）软启/软停管理：本质是让钳位管占空比在多周期内渐入渐出，避免转换期硬开关抽干钳位电容。
6. 保护是“计量型 + 工况自适应”：OCP 计数 +2/−1 满 5 k 次动作、限流阈值随 ACF 频率自动下调（补偿变频功率上浮）、OPP 按线电压从 CS 灌补偿电流。
7. 与 UCC2897A 的代际差异不在拓扑（同为 ACF），而在控制哲学：开环定频定死区 → 闭环变频自适应死区；P 管直驱 → N 管外驱；单模式 → 多模式可编程。

1. Overview：先说清 ACF 在解决什么问题

传统（准谐振/硬开关）反激的漏感能量要么烧进 RCD 钳位、要么变成 SW 节点的振铃——主管电压应力尖、EMI 差、效率低。有源钳位反激用“钳位电容 + 钳位开关”接住漏感：关断后漏感与钳位电容（及磁化电感）谐振，把 SW 节点推过输入电压、推到零（负磁化电流方向反过来时），主管就能在 vDS=0 时开通——ZVS。

但 ZVS 不是白来的：谐振能否把节点拉到零，取决于负磁化电流储备的能量。负载、线压、输出电压（USB-PD 五档）一变，所需能量就变。老办法是把死区与频率设计在标称点，其余工况“大概 ZVS”——超结管 COSS 大，ZVS 需要 ≈−0.5 A 的负电流储备（DS 表述；GaN COSS 低，需要更少），设计点偏差的直接后果是硬开关、效率塌方、EMI 恶化。

NCP1568 的答案：别猜，去测。SW 脚实时看开关节点，死区“等谐振真的发生”，频率“调到 ZVS 恰好准时发生”。这两件事分别由自适应死区（§5）与 ZVS 数字变频（§4）完成——它们共享 SW 信号，是这颗芯片的核心机制。

2. 框图按信号流走读（DS 图 3）

按“电从哪进、信号往哪走”分五条线读：

1. HV 入口线：HV 脚 → 启动电流源（Istart1/Istart2 两段）→ VCC 管理（VCC_OK/VDD 稳压）；同时 HV → 掉电检测器（Brownout）+ 线电压量化器（Line_Removal、CHVV/HMHVV）→ OPP 与线相关参数。
2. 电流环线：CS 脚 → LEB1/LEB2 消隐 → PWM 比较器（与 FB 误差电压比较）→ S-R 锁存 → LDRV；斜坡补偿（143 mV/ms typ）叠加进比较；OPP 补偿电流从 CS 灌出。
3. 模式与频率线：RT 振荡器（SKIP/DCM VCO）→ 多模式逻辑（ATH/DTH 查表量化器）→ 模式转换与频率折回逻辑 → 振荡频率。
4. SW 反馈线：SW 脚 → ZVS 频率调制器（与 T_ZVS 比较误差累积）+ 自适应延迟电路（ACF）→ 死区逻辑（DT_Max/DT_E_R/DT_R_E）→ 驱动级。
5. 故障线：FLT 越窗比较 + OCP/SCP 计数器（NOCP/NSCP）+ OVP/OTP/温度传感器 → 故障锁存与自恢复逻辑（Brownout/VCC(reset)/Line_Removal 可复位）→ 驱动禁止 + HVBC 维持供电。

读框图的要点：SW 线与模式线最终都汇入“振荡频率”这个公共汇点——NCP1568 只有一个执行器（频率/占空比），所有智能都体现在“下一个周期频率定多少”这一个决策上。这与 LLC 控制器“调频即调功率”不同：NCP1568 调频的目的是保 ZVS，功率仍由峰值电流+占空比决定。

3. 多模式算法：为什么频率必须变（DS §6.7，图 10）

动机：ACF 模式下磁化电流是 CCM（第一/第三象限往返，主/钳位管构成同步 buck-boost）。若全线全负载都硬跑 ACF：负载降了，ZVS 依然有（负电流储备还在），但高峰值电流的导通损耗、磁芯损耗、铜损三项不会因为 ZVS 而消失——轻载下 ZVS 省下的开关损耗抵不过这三项，效率反而输给 DCM（DS 原文论证）。类比：开车 ZVS 是“换挡不打齿轮”，但空踩离合滑行的油耗照样高——该空挡（DCM）就空挡。

机理（图 10 读法，横轴 FB∝负载）：

• 重载（FB>ATH 内部基准）：ACF 模式，频率在 F(RT)~4.2×F(RT) 内由 ZVS 算法调制（红线段随负载降而降频——负载轻了，每周期需要的能量少，升频才能维持 ZVS 电流储备恰好够，见 §4）。
• 中载（DTH<FB<ATH）：迟滞带内保持原模式——这就是“两门限分开编程”的价值：迟滞宽度是你定义的，模式不会在边界抖动。
• 较轻载（FB<DTH）：DCM 谷底模式，频率 = F(RT)/2 起步，随 FB 下降线性折返（紫线），DCM 上限恰为 RT 频率的一半（DS 明示）——ACF 与 DCM 之间存在 2:1 频率台阶，这是为什么切换需要 LEM 软过渡（§7）。
• 轻载（FB<VFB(Ipk_freeze)≈0.79 V）：峰值电流冻结在下限（VCS(Ipk_freeze)=220 mV typ @RT=100 kΩ），纯靠降频稳压——峰值电流一冻结，折返斜率立刻变陡（图 10 紫线拐折）。
• 极轻载（FB<VFosc(min)=VFB(skip)=400 mV typ）：频率触到 Fmin 钳位 30 kHz typ（正文表述 31 kHz）→ 转入跳周期；负载再降，跳掉的脉冲更多。跳周期唤醒有 24 ms typ 延迟（TSkip_wake）——静音（quiet skip）的关键：唤醒是“缓慢苏醒”而非“猛然全功率”。

设计含义：图 10 不是芯片说明书，是设计输入——DTH/ATH 两颗电阻决定你的效率曲线在负载轴上怎么“分段折线”（04 篇陷阱 3 讲怎么放拐点）。

4. 振荡器与式 4：频率下限从哪来（DS §6.8）

内部放大器在 RT 脚强制 2 V，RT 电阻电流设定振荡器：

$$F_{OSC}=\frac{1}{R_T\times100\ \text{pF}}\quad(\text{式 4})$$

代入复算：RT=100 kΩ → 1/(1e5×1e-10)=100 kHz ✓；RT=49.9 kΩ → 1/(4.99e4×1e-10)=200.4 kHz（EVM 候选值，推断）；RT=33 kΩ → 303 kHz ✓（与 DS 电气特性测试条件“RT1=33 kΩ（303 kHz）”自洽）。

为什么 RT 定的是“最低频率”：ACF 里每个周期主管开通前要完成两件事——SW 谐振到零（ZVS）+ 高边脉冲完整执行（最小关断时间 590 ns）。频率越低越容易满足，但环流损耗越大。所以逻辑是：RT 给一个“不许更慢”的频率下限，ZVS 算法在频率下限之上往高调（上限 4.2×F(RT)，1 MHz 绝对上限——DS 注 3 警告超限可能损坏 IC 或系统）。RT 的选频原则（DS）：最低输入电压、最低目标输出电压（PD 的 5 V 档！）、最大负载处仍能完成 ZVS——三条取最严。

5. 导通/关断限制与式 5：590 ns 与 78%（DS §6.9，图 12）

ACF 模式恒有内部最小关断时间 590 ns（每个周期必须给高边脉冲留足完整执行时间）与约 78% 的最大占空比（高边驱动自举电容再充电 + 防变压器饱和）。590 ns 恒定意味着频率一高，最大占空比就被“关断时间”锁死：

$$\text{Duty}=\begin{cases}133\ \text{ns}\times F_{SW}+73.7\% & F_{SW}\le350\ \text{kHz}\\ 1-F_{SW}\times0.59\ \mu\text{s} & F_{SW}\ge350\ \text{kHz}\end{cases}\quad(\text{式 5})$$

推导核对：第二段就是 1−(590 ns×F)：F=500 kHz→1−0.295=70.5%，与特性表 DMax_500=69% typ 吻合 ✓；第一段在 350 kHz 处 133n×350k+73.7%=78.4%，正是“≈78%”的出处 ✓；两段在 350 kHz 交点连续 ✓。

一个真实的不一致（存疑）：第一段外推到 100 kHz 得 87%，而特性表 DMax_100 typ 只有 75%。合理口径：式 5 是“由关断时间决定的频率上限曲线”，特性表是特定 RT 下的实测最大占空比（受 RT=100 kΩ 时 Fmax=4.2×100=420 kHz 附近的调制影响）——两处口径不同，设计时按特性表取值、式 5 做趋势判断（本库推断）。

设计含义：变压器匝比/反射电压核算必须用工作频段内最坏点的最大占空比。例：EVM F(RT)≈200 kHz（推断），高频段跑到 450 kHz 时 Dmax≈1−450k×0.59µ=73.5%——匝比若按 78% 设计，在 450 kHz 处没有占空比余量，会掉稳压。

6. ZVS 数字变频：T_ZVS 误差积累（DS §6.10，图 13）

要控制什么：负磁化电流近似恒定（超结 ≈−0.5 A，GaN 更少）。负电流是谐振复位的“势能”：太多→环流损耗白烧；太少→SW 拉不到零→硬开关。SW 从 ADRV 关断（钳位阶段结束）开始下降，下降到零的时刻就是 ZVS 时刻——NCP1568 给这个时刻定了一个“应该发生”的时间基准 T_ZVS。

怎么控制（图 13 四色轨迹读法）：图中蓝/绿/黄/红四条 SW 下降轨迹对应不同的复位能量：蓝线下降最快（能量过剩，ZVS 远早于 T_ZVS），红线最慢（能量不足，ZVS 逼近 DT_Max）。IC 从 ADRV 下降沿开始计时，到 ZVS 比较器检出过零为止，把这个时间与 T_ZVS 的误差做数字积累：

• ZVS 早于 T_ZVS（SW 降得快）→ 复位能量有余 → 升频（有效缩短关断段）→ 复位 SW 的能量减少 → 低边所需导通时间缩短 → ΔIM 变小 → 环流损耗降低；
• ZVS 晚于 T_ZVS → 频率过高 → 降频保 ZVS；
• ZVS 始终不发生、直到 DT_Max（后备定时器）到期 → 本周期照常结束（LDRV 开通，接受一次硬开关），降频作用于下一周期——注意“当周期不补救”这个细节：占空比与负载电流支撑不受扰动，频率修正慢一拍执行。

净效果（DS 原文逻辑）：占空比得以维持、负载电流得以支撑、频率随负载/线压自动调整到“ZVS 恰好准时”。

T_ZVS 的构成：T_ZVS = T_ZVS_A + T_ZVS_B；T_ZVS_A = DT_Max/2（粗调），T_ZVS_B 细调（型号解码选项 0/20/40/…/200 ns 步进）。三变体实测（typ）：S02：DT_Max 449 ns、T_ZVS 415 ns；G03：276/221 ns；G04：276/261 ns。核对：A+B（S02=224.5+150=374.5 ns）略小于 T_ZVS 415 ns——两者非严格解析关系，差值属细调档位与内部延迟（推断，手册未给逐项等式）。

为什么这是“数字”调制：误差被量化积累（类似 ΔΣ 思路），而非模拟环秒调——好处是抗扰（单个 SW 毛刺不会立刻乱调频，04 篇陷阱 2 的容错基础）、坏处是调频有“惯性”（负载阶跃时频率跟随有节拍，业界经验：大动态响应主要靠 OCP 抬升而非变频速度）。

7. 自适应死区：三个定时器在七数量级斜率里工作（DS §6.20，图 24）

先分清两种模式（图 24 下半波形）：

• 储能模式（Energy Storage）：低边管（或其体二极管）导通，SW≈地电位，原边电感电流正斜率爬升——正常反激储能段；
• 谐振模式（Resonant）：SW 被推高（钳位电容接管），电流可进出钳位电容——能量在钳位电容储存与循环的时段。

为什么死区要自适应：储能→谐振转换中，SW 要给低边管的大 COSS 充电（低电压段斜率约 100 MV/s）、再给高边管 COSS 充/放电（接近钳位电压段电容骤减，斜率可到 10 GV/s）。这段 SW 爬升时间由管子 COSS、原边电流、磁化电感、漏感共同决定——全是设计变量，固定死区必然顾此失彼。

三个定时器的接力（图 24 虚线标注）：

1. DT_Max 后备：LDRV 逻辑转低瞬间启动。这是失效保护死区——无论 SW 发生什么，最多等这么久（S02 449 ns / G03、G04 276 ns typ）。
2. DT_E_R 精调（储能→谐振）：LDRV 关断后监视 SW，越过 9.6 V 阈值（DT_E_R_VTH，为什么是 10 V 量级而非 0 V：低电压段斜率太慢、比较器在 0 附近抖动，取“已有效爬升”的确认点——本库推断）后启动 DT_E_R（46 ns typ），到期 ADRV 才发 5 V 高开通钳位管。若 DT_Max 先到期而 SW 还没过阈（谐振失败）→ 计一次失败，但 ADRV 不强制开——钳位管不该在错误时刻硬开。
3. DT_R_E 精调（谐振→储能）：周期结束 ADRV 转低，再次启动 DT_Max；SW 放电跌到 9.6 V（DT_R_E_VTH）启动 DT_R_E（20 ns typ）；DT_R_E 或 DT_Max 任一到期→LDRV 开通主管。

边界规则：DT_Max 只在完全 ACF 模式生效——ACF↔DCM 转换的 LEM 期间与 ACF 软启动的 LEM 段被消隐（此时 ADRV 脉冲本来就是渐入渐出的，见 §8）。

与 ZVS 变频的分工：自适应死区管“这一周期等到 SW 真的到位再开”（时间域微调），变频管“让 SW 到位的时刻整体落在 T_ZVS”（周期级调整）——一个像秒表精调、一个像配速，两层闭环共享 SW 信息但带宽不同（本库推断的工程理解）。

8. DCM↔ACF 转换：LEM 软启/软停（DS §6.13/6.14，图 15~17）

为什么需要专门管理：ACF（≥F(RT)）与 DCM（≤F(RT)/2）之间隔着一个 2:1 频率台阶，且 SW 节点行为完全不同（ACF 期 SW 被钳位电容拉住；DCM 期退磁后振铃）。若让 ADRV 脉冲“一步进/一步出”，SW 在错误相位被钳位电容拽住→硬开关、抽干钳位电容能量、初次级大尖峰（DS 原文描述的事故链）。

DCM→ACF（软启动，前沿调制 LEM）：满足全部条件（FB>ATH 档位基准、DCM 满 NDCM=18 个周期、无故障）后，ADRV 脉冲从约 250 ns 最小值起，在 TDCM_ACF_Trans=4 ms typ 内受控递增至 1−D——前沿调制即“钳位管在周期前沿逐渐吃进宽度”。期间次级电流形状逐渐从退磁三角变成谐振正弦；LEM 完成后整个 1−D 段都能看到谐振电流。完成后还有 tDCM_ACF_HOLD=1 ms typ 消隐期。观察窗：满载→0 A 的典型转换（DS 图 16）依次经历 DCM/Skip 交替→DCM→LEM→ACF，频率 F→F/2→32 kHz 台阶、限流 790 mV→转为按频率的限流→LEM 后抬升电平维持 1 ms——拿示波器对模式切换时，这条“标准剧本”是判读基准。

ACF→DCM（软停止，LEM）：FB 低于 VDTH 且保持 TACF_DCM_HOLD=12 ms typ→进入 LEM：ADRV 占空比在 tACF_DCM_Trans≈0.5 ms typ（G03/G04；S02=0 ms 即立即退出）内多周期渐出，同时频率非线性折返到 F(RT)/2。两种结局（DS 原文）：顺利则以“无对地振铃”进入完全 DCM；若 SW 在下降振铃中被体二极管钳地时高边还开着→系统被扰动、钳位电容能量被抽干——所以软停止的渐出节奏就是在避开这个相位窗口。

NDCM=18 的角色：DCM 至少驻留 18 个开关周期才许回 ACF——把模式切换频率压到远低于环路穿越频率，防止 FB 在门限附近抖动时模式高频振荡（机理推断，数值为 DS 事实）。

9. ATH/DTH 阈值机制：量化 vs 线性（DS §6.15/6.16，图 18~20）

• ATH（DCM→ACF，上台阶）：10 µA ±5% 电流源×外接电阻→引脚电压→4 位 A/D 量化 15 档（50 mV~1.63 V）→每档映射片内精密基准（1.04~3.28 V，±2.5%）。妙处：引脚电压只用来“选档”，实际门限是片内基准——电阻温漂/容差不进误差链，且 15 档间隙天然抗毛刺。EVM 候选 49.9 kΩ→499 mV→bin6→2.0 V（推断）。
• DTH（ACF→DCM，下台阶）：16 µA×RDTH 线性映射（0~187.5 kΩ→0~3 V），无量化；VCC(on) 后灌出，软启动+强制 ACF 结束后实时观测；FB 下降穿阈且保持 12 ms typ→切换。DCM 运行中 DTH 电流源关断（省电）。
• 两门限构成迟滞带：负载上升过 ATH 才回 ACF、下降过 DTH 才出 ACF——迟滞宽度 = 设计者的两颗电阻。DS 图 16 示例取 ATH=3.2 V（对应 RATH=161.2 kΩ 档）、DTH 更低。别倒挂：DTH≥ATH 时迟滞消失（推断，机理必然）。

10. 高压启动、掉电与掉线检测（DS §6.2/6.5/6.6，图 4~9）

• 两段电流源：VCC<0.57 V typ 前用 Istart1=0.54 mA（弱充，防 VCC 短路时大电流），越过 inhibit 后切 Istart2=3.67 mA 快充。复算验证（顺带证明 mA 单位正确性）：0.47 µF 从 0 充到 15.2 V：0.47µ×0.57V/0.54mA=0.50 ms + 0.47µ×14.63V/3.67mA=1.87 ms ≈ 2.37 ms，DS 标 tstart-up=2.53 ms typ——量级与构成完全吻合 ✓。
• 启动失败的礼貌重试：输入不满足 Brown-in 时，电流源禁用，等 VCC 跌破 VCC(off) 再等 tdelay(Vcc_off)=42 ms typ 重充——避免对弱输入“疯狂试探”。
• 掉电判定双时钟：tHV(stop)=50 ms typ（承受过 ≤2 个交流周期的瞬时跌落）+ tdelay(HV_stop)=396 ms typ（确认真掉电）；恢复要 VHV>113 V typ 持续 70 ms typ（tdelay(HV_start)）。
• 掉线检测（Line Removal）：线电压量化器跟踪 HMHVV（保持最大 HV 值）/CHVV（当前值），每 32 ms 至多一档升降、大幅变化前置滤波 253 µs（DS 原印 ms，译注疑为 µs）——一旦判掉线立即停开关（ACF 的大量参数依赖线电压，带线乱开有风险），进入等待态直到重新上电或 VCC 跌破 6.1 V。外围红线：HV 串联电阻 ≤3 kΩ、对地电容 ≤22 pF（超线即误判，见 01 篇 §2.1）。

11. 双驱动器与 VCC 供给（DS §6.19，图 23）

• LDRV（主管）：拉/灌 0.855/1.41 A typ，1.5 nF 下 10.7/6.5 ns，输出钳位 11.75 V typ——直驱中型栅荷足够；EVM 因用大栅荷 ThinPak 管，LDRV 降格为 NCP51530 的逻辑输入，由 1.9 A 驱动器代劳（05 精译）。代价：驱动电流从 VCC 取——ICC4=4.0 mA typ@100 kHz、ICC5=13 mA typ@500 kHz/10 V（条件不同，注意区分）。
• ADRV（钳位管信号）：5 V 逻辑（钳位 4.75 V），65/150 mA typ，最小脉宽 234 ns typ；固定死区 LDRV 关→ADRV 开：S02=20 ns、G03/G04=0 ns（GaN 变体零固定死区——全交给自适应死区管理，型号解码表的直接推论）。
• VCC 预算（式 2 机理）：栅驱动电流 ≈ f_sw×Qg 之和。DS 数例：218.1 kHz×17 nC + 235 kHz×17 nC ≈ 7.7 mA——变频系统的驱动损耗要按平均频率算，这就是式 1 用“梯形近似”算软启动期平均频率的原因（详细 CVCC 计算放 03 篇步骤 8）。

12. 软启动与强制 DCM：为什么开头要“假跑”DCM（DS §6.17，图 21）

VCC(on) + VHV>113 V + 无故障 + tdelay(start)=34 ms typ 到期后开始软启动。IC 的自然倾向是第一条脉冲就进 ACF（FB 被内部上拉到 5 V，高于任何 ATH 档）——但此时高边驱动器的自举电容还没充过电。所以前 tDCM_SS=706 µs typ（条件 RT=33 kΩ）强制跑 DCM：给高边侧足够脉冲数把 boot 电容充满，同时频率从 F(RT)/2 斜坡上升（DS 表述为爬向 RT 频率一半、图 21 示意 F(RT)→F/2→31 kHz→0 Hz 的分段），PWM 脉宽经内部限流基准渐宽。之后经 LEM 缓慢增加 ADRV 宽度，限流到达最大值后进 ACF；再等 TMODE_Sam=16 ms typ（DS 表述约为软启动时间两倍）让输出稳压、FB 稳定，模式判定逻辑才放手随负载自行切换。

首脉冲电流由最小导通时间决定（LEB+CS 比较器传播+栅驱+FET 关断之和）——首脉冲不是零宽度，软启动设计要保证首脉冲能量不冲击输出（DS 原文提示，设计上输出电容按此吸收，本库推断）。

12.1 关键时序全景：上电到稳压的完整时间轴

把 DS 分散在图 5/6/21 的三张时序图拼成一条时间轴（各段数值均 DS typ；实际按条件浮动）：

t=0        插上交流
 │  Istart1 0.54 mA 慢充（VCC<0.57 V）
 │  Istart2 3.67 mA 快充 ──► tstart-up ≈ 2.5 ms（CVCC=0.47 µF）
 ▼
t≈2.5 ms   VCC=15.2 V（VCC(on)）→ HV 电流源关闭；等待 Brown-in 确认
 │  （输入不达标：等 VCC 跌到 9 V + 42 ms 后重试，循环）
 ▼
t≈36 ms    tdelay(start)=34 ms 静默期结束（内部电源稳定）
 │  强制 DCM：tDCM_SS≈706 µs，频率 F(RT)/2 爬坡，boot 电容充电
 │  软启动：tsoft-start≈7.5 ms，限流基准从 0 爬到 Ilimit，脉宽渐宽
 ▼
t≈44 ms    LEM：ADRV 从 250 ns 渐增到 1−D（tDCM_ACF_Trans≈4 ms typ）
 │  限流抬升电平保持 1 ms → 完全 ACF
 ▼
t≈64 ms    TMODE_Sam≈16 ms 到期 → 模式判定逻辑放手，随负载自动切换

读表三要点：①从插电到稳压要 60 ms 量级——PD 场景下认证的“输出建立时间”预算要按此排（业界经验）；②中间任何一环失败（VCC 崩、FLT 越窗、Brown-in 不满足）都回到 HVBC 循环，示波器上表现就是 VCC 锯齿（04 篇陷阱 8）；③tdelay(start) 期间 LDRV 严格静默——把这段误判为“启动失败”是新手常见误读。

13. 保护体系逐个讲物理机理（DS §7）

自恢复 vs 锁定的设计选择：自恢复（Tauto_retry=1.6 s typ）适合瞬时异常（过载、温度），用户无感恢复；锁定适合不可自愈故障（输出短路伴器件损坏、OVP），强制人工断电排查——两项均为出厂选项（S02/G03/G04 的解码行含 FLT/OCP/SCP 反应 L/R），订货时确定（DS §11）。

14. Device Functional Modes 汇总

14.1 跳周期为什么“静音”：三级缓动的细节

跳周期本身是功率级的不连续——处理不好，脉冲群重复率落进 2~5 kHz 人耳敏感区就是投诉。NCP1568 用三级缓动把“跳”做软：

1. 迟滞入口：VFB(skip)=400 mV 下跌破才跳、回升需超过 skip+66 mV typ（迟滞）——FB 悬在门限附近不会疯狂进出；
2. 慢唤醒：TSkip_wake=24 ms typ——负载突增后不是下一周期就全力，而是等 FB 越阈+唤醒定时，脉冲群逐渐加密（这也是 PD 轻载→重载阶跃响应偏慢的结构性原因，动态指标设计时要计入，业界经验）；
3. 频率下限先行：跳之前频率已钳在 30 kHz——单个脉冲能量被 Fmin 限制，脉冲群的“颗粒”不会太大。

配套细节：待机电流 ICC2=0.26 mA typ（跳模式，不含 FB/FLT 电流）是待机 <30 mW 核算的芯片侧主项；跳模式下 DTH 电流源关断、死区逻辑休眠——省电与安静同时达成（DS 各节归纳）。

14.2 手册波形图 → 现场判读对照表

15. 与 UCC2897A 的代际差异：为什么新设计选 NCP1568

1. ZVS 哲学：UCC2897A 定频+固定死区，ZVS 是设计点属性，线压/负载漂移后靠谐振元件“吃”偏差；NCP1568 闭环实测 SW，把 ZVS 变成控制属性——USB-PD 的输出电压五档+负载 0~100% 动态，恰恰是设计点法最怕的工况。
2. 轻载效率：UCC2897A 单一 ACF 模式，轻载环流损耗无解；NCP1568 的五级接力（§3）把轻载还给 DCM——这是 PD 适配器过能效法规（CoC Tier2/DoE VI 等口径，业界经验）的关键。
3. 驱动代际：UCC2897A 片上强驱 P 管受限于 P 管性能上限；NCP1568 的 5 V 逻辑+外部 N 管驱动器，让钳位管可以直接选与主管同代的超结/GaN N 管——RDS(on) 与 COSS 都便宜了一代。
4. EMI 代价要计入核算：变频把单根谱线摊成梳齿，准峰值达标更容易但平均值滤波要按包络设计（业界经验）；若存量平台已按定频认证，迁移需重做 EMI（README“不适合谁”的原因）。

精炼要点

上一级：NCP1568