开关电源知识库

MP6922 规格书全译 —《Dual Fast Turn-off Intelligent Controller》（双通道快关断智能控制器）

原文：Monolithic Power Systems（MPS）《MP6922 — Dual Fast Turn-off Intelligent Controller》，Datasheet MP6922 Rev. 1.26，4/30/2018，共 14 页。原文 PDF：datasheet/MP6922_datasheet.pdf。 本篇为规格书全文忠实翻译：逐节覆盖描述/特性（含专利注）/应用/典型应用电路/订购信息与顶部标记/封装参考与引脚功能（SOIC8E、SOIC8、SOIC14 三种封装全部引脚逐一列出）/绝对最大额定值与推荐工作条件/热阻表/电气特性全表（min/typ/max 逐行，按供电与使能、控制电路、栅驱动 3 组）/典型性能特性曲线（5 幅温度曲线 + 3 幅 180 W LLC 波形，逐图列出）/功能框图（图 1）/工作原理全节（消隐、VD 钳位、UVLO、使能、热关断、开通/导通/关断相位，图 2~4）/轻载锁闭（Light-load Latch-off，含 TLL 电阻设定公式）与反电流保护（Reverse Current Protection, RCP）/图 5 应用原理图/封装信息（SOIC8E、SOIC14、SOIC8 三封装尺寸与注释）/声明。版权归 MPS。 ⚠️ MPS 文档常见 µ→u 字形问题本文档同样存在（特性表中 “<600uA”、“TA=+25 .” 缺 ℃、“150 o C” 跨行断裂、“10k resistor” 缺 Ω 等），均已在译注标明；原文笔误与正文—表格不一致处以 [译注] 标出，涉及参数取值的一律以电气特性表为准。电气特性表各行的 min/typ/max 列归属已用原 PDF 词级坐标逐一核对（见译者附注 6）。 插图为原版图翻拍（img/ds9_*.png）：150 dpi 渲染 datasheet/MP6922_datasheet.pdf 后按图题裁取，已就地插入各小节（共 10 幅）。

1. 描述（DESCRIPTION，全译）

MP6922 是一款双通道快关断智能控制器，用于在 LLC 谐振变换器（resonant converter）中驱动两只 N 沟道（N-CH）功率 MOSFET 作同步整流（Synchronous Rectification, SR）。该 IC 把功率开关的正向压降（forward voltage drop）调节到约 70 mV，赶在电压变负之前将其关断。

MP6922 具有轻载功能：在轻载工况下锁闭（latch-off）栅驱动器，期间仅消耗约 600 µA 静态电流。MP6922 的快关断速度使 CCM 与 DCM 两种驱动方式均可实现。内部的**反电流保护（Reverse Current Protection, RCP）**功能确保 MOSFET 在高频 CCM 工况下安全工作。

MP6922 只需数量很少的市售标准外部元件，提供 SOIC8E、SOIC8 或 SOIC14 封装。

2. 特性（FEATURES，全译）

注 1)：相关已授权专利：美国专利 US8,067,973、US8,400,790；中国专利 ZL201010504140.4、ZL200910059751.X。其他专利申请中。

绿色声明：所有 MPS 器件均无铅并符合 RoHS 指令。MPS 绿色状态请访问 MPS 网站质量保证（Quality Assurance）栏目。“MPS” 与 “The Future of Analog IC Technology” 为 Monolithic Power Systems, Inc. 的注册商标。

3. 应用（APPLICATIONS）

AC-DC 适配器（Adapter）；LCD 与 PDP 电视；通信（Telecom）开关电源（SMPS）。

4. 典型应用（TYPICAL APPLICATION，第 1 页电路图）

第 1 页并排给出两幅 LLC 半桥次级同步整流应用电路：

[译注：两图为图形内容，txt 仅能提取引脚名与部分位号；SOIC14 版引脚 7/8 的 VS2/VS1 标注在文本层顺序错乱，按第 3 页封装参考与第 5 页引脚功能表为准（7=VS2、8=VS1）。]

MP6922 典型应用——LLC 半桥次级双通道同步整流（左：SOIC8E 8 脚版；右：SOIC14 14 脚版，MPS MP6922 DS 第 1 页原版图，翻拍自手册）

5. 订购信息（ORDERING INFORMATION）

型号 封装 顶部标记
MP6922DN* SOIC8E 见下
MP6922DS** SOIC14 见下
MP6922DSE*** SOIC8 见下

* 编带卷盘（Tape & Reel）装运加后缀 –Z（如 MP6922DN–Z）；RoHS 合规包装加后缀 –LF（如 MP6922DN–LF–Z）。 ** 同上（如 MP6922DS–Z、MP6922DS–LF–Z）。 *** 同上（如 MP6922DSE–Z、MP6922DSE–LF–Z）。

顶部标记（TOP MARKING，MP6922DN 与 MP6922DSE）（图形）：MPS = MPS 前缀；Y = 年份代码；WW = 周代码；MP6922 = 型号；LLLLLLLL = 批号（8 位）。 顶部标记（MP6922DS）（图形）：MPS = MPS 前缀；YY = 年份代码；WW = 周代码；MP6922 = 型号；LLLLLLLLL = 批号（9 位）。

6. 封装参考（PACKAGE REFERENCE，三封装顶视图逐脚列出）

SOIC8（MP6922DSE）顶视图：1 VG2 ｜ 2 PGND ｜ 3 EN ｜ 4 VD2 ｜ 5 VSS ｜ 6 VD1 ｜ 7 VDD ｜ 8 VG1。

SOIC8E（MP6922DN，带裸露焊盘）顶视图：1 VG2 ｜ 2 EN ｜ 3 VD2 ｜ 4 VS2 ｜ 5 VS1 ｜ 6 VD1 ｜ 7 VDD ｜ 8 VG1 ｜ 底部 EXPOSED PAD（裸露焊盘）= PGND。[译注：原文括注为 “EXPOSED PAD ( SOIC8 N ONLY)”，按上下文应为 “(SOIC8E ONLY)”，E 字形丢失。]

SOIC14（MP6922DS）顶视图：1 PGND ｜ 2 VG2 ｜ 3 EN ｜ 4 LL ｜ 5 NC ｜ 6 VD2 ｜ 7 VS2 ｜ 8 VS1 ｜ 9 VD1 ｜ 10 NC ｜ 11 RCP ｜ 12 VDD ｜ 13 VG1 ｜ 14 PGND。

MP6922 封装参考——SOIC8 / SOIC8E（含裸露焊盘）/ SOIC14 顶视图逐脚排布（MPS MP6922 DS 第 3 页原版图，翻拍自手册）

7. 引脚功能（PIN FUNCTIONS，全表）

脚号 (SOIC8) 脚号 (SOIC8E) 脚号 (SOIC14) 名称 功能描述
1 1 2 VG2 FET 2 栅驱动输出。
3 2 3 EN 使能脚。当 EN 脚电压高于 EN 关断阈值（EN Shutdown Threshold）时，IC 内部逻辑启动，但栅驱动器保持锁闭，直到 EN 脚电压超过 EN UVLO 阈值。
4 3 6 VD2 FET 2 漏极电压检测。
— 4 7 VS2 用作 VD2 参考的源极脚。
— 5 8 VS1 用作 VD1 参考的源极脚。
6 6 9 VD1 FET 1 漏极电压检测。
7 7 12 VDD 供电电压。
8 8 13 VG1 FET 1 栅驱动输出。
2 裸露焊盘（EXPOSED PAD） 1, 14 PGND 功率地，功率开关的电流返回路径。
— — 5, 10 NC 无连接。
— — 4 LL 轻载定时设定。接一只电阻以设定轻载定时。
— — 11 RCP 反电流保护功能，内部 5 V 基准。[译注：原文为 “Reverse Protection function”，疑漏 “Current” 一词。]
5 — — VSS 两通道共用的参考源极脚（Common source pin）。

8. 绝对最大额定值（ABSOLUTE MAXIMUM RATINGS，注 2，全表）

参数 值
VDD 对 VS1、VS2、VSS −0.3 V ~ +26 V
PGND 对 VS1、VS2、VSS −0.3 V ~ +0.3 V
VG1 对 VS1、VSS −0.3 V ~ VDD
VG2 对 VS2、VSS −0.3 V ~ VDD
VD1 对 VS1、VSS −0.7 V ~ +180 V
VD2 对 VS2、VSS −0.7 V ~ +180 V
LL、EN 对 VS1、VS2、VSS −0.3 V ~ +6.5 V
最高工作频率（Maximum Operating Frequency） 300 kHz
持续功耗（TA = +25 ℃）（注 3） SOIC8E 2.5 W；SOIC14 1.5 W；SOIC8 1.4 W
结温 150 ℃
引脚温度（焊接） 260 ℃
存储温度 −55 ℃ ~ +150 ℃

注 2：超过这些额定值可能损坏器件。 注 3：TA = +25 ℃ [译注：原文 “TA=+25 .”，℃ 字形丢失]。最大允许功耗是最大结温 TJ(MAX)、结到环境热阻 θJA 与环境温度 TA 的函数。任一环境温度下的最大允许持续功耗按 $P_{D(MAX)} = (T_{J(MAX)} - T_A)/\theta_{JA}$ 计算。超过最大允许功耗会使芯片温度过高，导致稳压器进入热关断；内部热关断电路保护器件免于永久损坏。

推荐工作条件（Recommended Operation Conditions）（注 4）

参数 值
VDD 对 VS1、VS2、VSS 8 V ~ 24 V
工作结温（TJ） −40 ℃ ~ +125 ℃

热阻（Thermal Resistance）（注 4）

封装 θJA θJC
SOIC8 90 ℃/W 45 ℃/W
SOIC8E 50 ℃/W 10 ℃/W
SOIC14 86 ℃/W 38 ℃/W

注 4：超出推荐工作条件时不保证器件正常工作（推荐工作条件与热阻表共用注 4，原文如此）。 注 5：按 JESD51-7、4 层 PCB 测量。无散热器（Without heatsink）。

9. 电气特性（ELECTRICAL CHARACTERISTICS，全表逐行）

测试条件（除另有说明）：VDD = 12 V，TA = +25 ℃ [译注：原文 “+25” 后 ℃ 字形丢失]。

9.1 供电与使能部分（原文此块无小节标题，紧接表头，译名按内容拟定）

参数 符号 条件 Min Typ Max 单位
VDD 电压范围 — — 8 — 24 V
VDD 欠压锁定（UVLO）阈值 — 上升（Rising） 5.0 6.0 7.0 V
VDD UVLO 阈值 — 迟滞（Hysteresis） 0.5 1 1.5 V
静态电流 Iq VD1−VS1 = −0.5 V，VD2−VS2 = −0.5 V — 4 6 mA
关断电流 — VDD = 20 V，EN = 0 V — — 600 µA
轻载模式电流 — — — — 600 µA
热关断 (6) — — — 150 — ℃
热关断迟滞 (6) — — — 30 — ℃
EN 关断阈值（Enable Shutdown Threshold） — 上升 1.1 1.5 1.9 V
EN 关断阈值 — 迟滞 — 0.2 0.4 V
EN UVLO 阈值 — 上升 2.5 3 3.5 V
EN UVLO 阈值 — 迟滞 — 0.2 — V
EN 内部上拉电流（Internal Pull-up Current on EN） — — — 10 15 µA

9.2 控制电路部分（CONTROL CIRCUITRY SECTION）

参数 符号 条件 Min Typ Max 单位
VS1,2−VD1,2 正向电压 Vfwd — 55 70 85 mV
开通延迟（Turn-on delay） TDon CLOAD = 5 nF — 150 — ns
开通延迟 TDon CLOAD = 10 nF — 250 — ns
VD1,2 脚输入偏置电流 — VD1,2 = 180 V — — 1 µA
最小导通时间 TMIN CLOAD = 5 nF — 1 — µs
最小关断时间 TOFF — — 1.6 — µs
轻载进入延迟（Light-load-enter delay） TLL-Delay RLL = 100 kΩ — 120 150 µs
轻载进入脉宽 TLL RLL = 100 kΩ — 2.2 — µs
轻载开通脉宽迟滞（Light-load turn on pulse width hysteresis） TLL-H RLL = 100 kΩ — 0.2 — µs
轻载进入关断期宽度（Light-load-enter off period width） TLL-OFF RLL = 100 kΩ — 50 — µs
轻载模式退出脉宽阈值（VD1,2−VS1,2） VLL-DS — −400 −250 — mV
轻载模式进入脉宽阈值（VG1,2−VS1,2）(6) VLL-GS — — 1.0 — V
反电流保护（RCP）阈值 VRCP — — 3 — V
反电流保护锁闭时间（latch time） TRCP — — 100 — µs

9.3 栅驱动部分（GATE DRIVER SECTION）

参数 符号 条件 Min Typ Max 单位
VG1,2（低） — ILOAD = 1 mA — 0.05 0.1 V
VG1,2（高） — VDD > 16 V — 14 — V
VG1,2（高） — VDD < 16 V — VDD−2.2 — V
关断阈值（VS1,2−VD1,2）(6) — — — −30 — mV
关断传播延迟 — VD1,2 = VSS — 15 — ns
关断总延迟（Turn-off total delay） TDoff VD1,2 = VSS，CLOAD = 5 nF，RGATE = 0 Ω — 35 — ns
关断总延迟 TDoff VD1,2 = VSS，CLOAD = 10 nF，RGATE = 0 Ω — 45 — ns
下拉阻抗（Pull down impedance） — — — 1 2 Ω
下拉电流 (6) — 3 V < VG1,2 < 10 V — 3 — A

注 6：由设计与特性表征保证（Guaranteed by Design and Characterization）。

[译注：符号约定——表中以 (VS1,2−VD1,2) 表示的参数与正文以 VDS（VD−VSS）表述的阈值互为相反数：Vfwd typ 70 mV 即正文的 VDS ≈ −70 mV；关断阈值 typ −30 mV 即正文的关断阈值 +30 mV。]

10. 典型性能特性曲线（TYPICAL PERFORMANCE CHARACTERISTICS，逐图）

条件：VDD = 12 V（除另有说明）。图 1~5 幅温度曲线横轴均为温度（℃），−50 ~ +150；原图未编号 [译注：按原书顺序列出]。

  1. VD1,2 击穿电压 vs. 温度（VD1,2 Breakdown Voltage vs. Temperature）——纵轴击穿电压 (V)，约 225 ~ 265；
  2. VDD UVLO 上升阈值 vs. 温度（VDD UVLO Rising vs. Temperature）——纵轴 VDD UVLO RISING (V)，约 5.7 ~ 6.15；
  3. 静态电流 vs. 温度（Quiescent Current vs. Temperature）——纵轴静态电流 (mA)，约 3 ~ 4.8；
  4. 关断电流（VDD=20V）vs. 温度（Shutdown Current (VDD=20V) vs. Temperature）——纵轴约 370 ~ 450 [译注：纵轴单位未出现在文本层，按电气特性表对应行应为 µA]；
  5. Vfwd vs. 温度——纵轴 VFWD (mV)，约 68 ~ 72。

应用波形（第 7 页，原图无编号 [译注：按顺序编为 6~8 仅作索引]）：

  1. 180 W LLC 变换器中的工作波形（Operation in 180W LLC Converter）：VIN = 220 Vac，VOUT = 12 V，IOUT = 15 A——VDS1 20 V/div、VGS1 5 V/div、VDS2 20 V/div、VGS2 5 V/div；
  2. 同上，VIN = 240 Vac，VOUT = 12 V，IOUT = 15 A——通道设置同上；
  3. 同上，VIN = 260 Vac，VOUT = 12 V，IOUT = 15 A——通道设置同上。

MP6922 典型性能特性曲线（击穿电压、VDD UVLO、静态电流、关断电流、V_fwd 共 5 幅温度曲线，MPS MP6922 DS 第 6 页原版图，翻拍自手册）

180 W LLC 变换器工作波形三联图（V_IN = 220/240/260 Vac，I_OUT = 15 A，MPS MP6922 DS 第 7 页原版图，翻拍自手册）

11. 功能框图（BLOCK DIAGRAM，图 1）

图 1——功能框图（Functional Block Diagram）。左侧引脚自上而下：VDD、EN、VD1、VS1、VS2、VD2；顶部：RCP、LL；右侧输出：PGND、VG1、VG2。[译注：框图为图形内容，文本层仅能提取上述引脚名，内部功能模块名未能提取。]

MP6922 功能框图（MPS MP6922 DS 图 1 原版，翻拍自手册）

12. 工作原理（OPERATION，全译）

MP6922 支持 DCM、CCM（连续导通模式，Continuous Conduction Mode）与 CrCM（临界导通模式，Critical Conduction Mode）工作。工作在 DCM 或 CrCM 时，控制电路以正向模式（forward mode）控制栅极，并在 MOSFET 电流降到相当低时把栅极关断。一旦出现非常快的瞬态，工作在 CCM 的控制电路即关断栅极。

12.1 消隐（Blanking）

控制电路包含消隐（blanking）功能。每次驱动 MOSFET 开通或关断时，它都会确保该状态至少维持一段时间。开通消隐时间约 1 µs，它决定了最小导通时间。在开通消隐期间，关断阈值并未被完全消隐，而是变为约 +100 mV（取代 30 mV）。这保证了器件即使在开通消隐期间也总能被关断（不过此时关断较慢，因此不建议把 LLC 变换器 CCM 工况下的同步导通周期设得小于 1 µs，否则可能发生直通（shoot-through））。

12.2 VD 钳位（VD Clamp）

由于 VD1,2 可高达 180 V，输入端使用了一只高压 JFET（High-Voltage JFET）。为避免 VD1,2 低于 −0.7 V 时电流过大，建议在 VD1,2 引脚与外部 MOSFET 漏极之间串联一只小电阻。[译注：原文 “when Vg goes below -0.7V” 中的 “Vg” 按上下文（−0.7 V 为 VD1,2 的绝对最小额定值）应为 VD1,2。]

12.3 欠压锁定（Under-Voltage Lockout, UVLO）

当 VDD 低于 UVLO 阈值时，器件进入睡眠模式（sleep mode），Vg（栅驱动）被一只 10 k 电阻拉低。[译注：原文 “10k resistor”，Ω 字形丢失，应为 10 kΩ。]

12.4 使能脚（Enable pin）

若 EN 被拉低，器件进入睡眠模式。

12.5 热关断（Thermal shutdown）

若 IC 结温超过 150 ℃，Vg 将被拉低，器件停止开关。结温降到 120 ℃ 后，器件恢复正常工作。

12.6 开通阶段（Turn-on Phase）

当开关电流流过 MOSFET 的体二极管（body diode）时，MOSFET 上会出现负的 VDS（VD−VSS）（<−500 mV），该 VDS 远低于控制电路的开通阈值（−70 mV），控制电路随即在 200 ns 开通延迟（定义见图 2）后开通 MOSFET。[译注：正文 200 ns 与特性表 TDon typ 150 ns（CLOAD=5 nF）/250 ns（CLOAD=10 nF）不一致，以特性表为准。]

一旦开通阈值（−70 mV）被触发，即加入一段消隐时间（最小导通时间：约 1 µs），期间关断阈值从 0 mV 变为 +50 mV。该消隐时间可避免同步功率开关的开通振铃（ringing）对关断阈值造成误触发。[译注：本句阈值 “0 mV→+50 mV” 与 §12.1 的 “+100 mV（取代 30 mV）” 及图 2 标注 “+100 mV” 不一致，也与特性表关断阈值 typ −30 mV（即 VDS +30 mV）不一致——以特性表与 §12.1 为准。]

图 2——开通与关断延迟（Turn on and Turn off delay）。VDS 轴标注：+100 mV（“关断阈值在消隐期间变为 +100 mV”）、+30 mV、−70 mV；另标注 2V；VGS 曲线；Flag 旗标，~1 µs；区间标注：Turn On Delay（开通延迟）、Turn On Blanking（开通消隐）、Turn Off Delay（关断延迟）；文字标注 “Driver begin to be pulled down”（驱动开始被拉低）与 “Driver turn off”（驱动关断）。

MP6922 开通与关断延迟时序（MPS MP6922 DS 图 2 原版，翻拍自手册）

12.7 导通阶段（Conducting Phase）

MOSFET 开通后，VDS（= −ISD × rDS(ON)）随开关电流（ISD）的下降而上升；一旦 VDS 升过开通阈值（−70 mV），控制电路停止上拉栅驱动，MOSFET 的驱动电压随之下降，使 MOSFET 的导通电阻 rDS(ON) 变大。由此，即使开关电流 ISD 相当小，VDS（−ISD × rDS(ON)）也被调节在约 −70 mV 附近；该功能使内部驱动器的关断阈值（0 mV）[译注：原文括注 0mV 与特性表 −30 mV（VDS +30 mV）不一致，以表为准] 在流过 MOSFET 的电流降到接近零之前不会被触发。

12.8 关断阶段（Turn-off Phase）

当 VDS 升到触发关断阈值（30 mV）时，控制电路在约 20 ns 关断延迟（定义见图 4 [译注：疑为图 2——图 4 为轻载工作波形图，未含延迟定义；且 20 ns 与特性表关断传播延迟 15 ns、关断总延迟 35 ns（CLOAD=5 nF）/45 ns（CLOAD=10 nF）不一致，以特性表为准]）后把开关的驱动电压拉低。与开通阶段类似，开关关断后加入 1.6 µs 消隐时间，期间 MOSFET 绝不会被开通，以避免误触发。

图 3——重载下的同步整流工作（Synchronous Rectification Operation at heavy load）。图 3 示出 MP6922 重载工况下的工作：由于电流大，驱动电压先处于饱和（saturated）；VDS 升到 −70 mV 以上后，驱动电压下降，把 VDS 调节到典型 −70 mV。

MP6922 重载下的同步整流工作（MPS MP6922 DS 图 3 原版，翻拍自手册）

图 4——轻载下的同步整流工作（Synchronous Rectification Operation at light load）。图 4 示出 MP6922 轻载工况下的工作：由于电流小，驱动电压始终不进入饱和，而是在同步功率开关开通后立即开始下降，以调节 VDS。

MP6922 轻载下的同步整流工作（MPS MP6922 DS 图 4 原版，翻拍自手册）

13. 轻载锁闭功能（Light-load Latch-off Function，全译）

MP6922 的栅驱动器在轻载工况下被锁闭（latched off），以节省驱动损耗、提升轻载效率。

13.1 正常工作中的锁闭（Latch off during Normal Operation）

当每个开关周期中 MOSFET 的导通期持续低于 2.2 µs（TLL）时，MP6922 进入轻载模式，并在 120 µs 延迟（轻载进入延迟，TLL-Delay）后锁闭 MOSFET。

进入轻载模式后，MP6922 通过检测 VDS 监测 MOSFET 体二极管的导通期（当 VDS 超过 −250 mV（VLL-DS）时，MP6922 认为 MOSFET 体二极管导通期结束）。若体二极管导通期长于约 2.4 µs（TLL+TLL-H），轻载模式结束，栅驱动解锁，重新开始同步整流。

对带 LL 引脚的 SOIC14 封装 MP6922，TLL 可用外部电阻调整：

$$T_{LL} = 2.2\,\mu s \times \frac{R_{LL}}{100\,\mathrm{k}\Omega}$$

[译注：txt 文本层公式符号丢失（原样碎片为 “TLL 2.2s RLL / 100k”，µ、=、× 均丢失）；按特性表 TLL typ 2.2 µs @ RLL=100 kΩ 重构如上，数值自洽。]

13.2 突发工作中的锁闭（Latch off during Burst Operation）

IC 还监测同步 MOSFET 的关断期（off period）：若关断期长于轻载进入关断期宽度（TLL-OFF），MP6922 进入轻载模式并锁闭栅驱动器。当同步 MOSFET 的漏源电压 VDS 降到 −70 mV 以下时，栅驱动器解锁。

13.3 反电流保护功能（Reverse Current Protection Function）

当 LLC 系统以很高频率工作在 CCM 时，同步电流可能在 IC 关断栅驱动器之前就反向，在中心抽头（center-tapped）全波整流拓扑的输出中造成直通（shoot-through）。MP6922 具有保护功能：一旦电流反向而驱动信号尚未被拉低，即把栅驱动器锁闭。

当同步电流反向时，可以在 MOSFET 漏-源之间观察到高压尖峰（high spike）。MP6922 经分压器（voltage divider）通过 RCP 引脚监测该电压。当 RCP 引脚电压超过 VRCP 时，MP6922 会把两通道的驱动信号同时锁闭约 100 µs（TRCP）以保护同步 MOSFET。TRCP 结束后，MP6922 重新开始同步整流。

14. 图 5——应用原理图（Figure 5）

图 5——采用 MP6922 的 LLC 同步整流（Synchronous Rectification in LLC with MP6922，第 11 页整页原理图）。图中含 LLC 主控 HR1000A（U1，SS/BST/TIMER/HG/CT/SW/FSET/BURST/CS/BO/LATCH/PFC/LG 等引脚）、光耦 PC817（U4）与 MP6922 的三种封装变体——U3（MP6922DS，SOIC14，LL 接 R18 100K、C12 1nF，RCP 接外围分压）、U6（MP6922DSE，SOIC8）、U2（MP6922DN，SOIC8E）；变压器 T1（ER28L），输出 12 V/15 A 级（C17/C18/C20 2200 µF 等），另有 BD1 整流桥、F1 保险丝、SS-5-1A 继电器、D1~D6、R1~R36、C1~C23 等外围。[译注：原理图为图形内容，文本层仅能提取零散位号与参数，完整连接关系请查原文 PDF 第 11 页；三种封装变体并列绘出用于对比接线差异。]

MP6922 在 LLC 中的同步整流应用原理图（原图整页、纵向排版：含初级 HR1000A、变压器 T1 与三种封装变体 U2/U3/U6，MPS MP6922 DS 图 5 原版，翻拍自手册）

15. 封装信息（PACKAGE INFORMATION）

15.1 SOIC8E（EXPOSED PAD，裸露焊盘）

主要尺寸（控制尺寸单位为英寸，括号内为毫米）：本体长 0.189–0.197 (4.80–5.00)；本体宽 0.150–0.157 (3.80–4.00)；引脚跨度 0.228–0.244 (5.80–6.20)；裸露焊盘相关尺寸 0.124–0.136 (3.15–3.45) 与 0.089–0.101 (2.26–2.56)；坐高 0.051–0.067 (1.30–1.70)；引脚宽 0.013–0.020 (0.33–0.51)；引脚间距 0.050 (1.27) BSC；引脚厚度 0.0075–0.0098 (0.19–0.25)；引脚上翘/下弯 0.000–0.006 (0.00–0.15)；详情 A：0.010 (0.25) × 45°、0.020 (0.50)、计量面（GAUGE PLANE）0.010 (0.25) BSC、0°–8°、0.016 (0.41)、0.050 (1.27)、0.024–0.050 (0.61–1.27)、0.103–0.213 (2.62–5.40)。推荐焊盘图形（RECOMMENDED LAND PATTERN）：0.138 (3.51)。

注释：1) 控制尺寸为英寸，括号内为毫米；2) 封装长度不含模具溢料（mold flash）、突出物或浇口毛刺；3) 封装宽度不含引脚间溢料或突出物；4) 引脚共面性（成形后引脚底部）最大 0.004 英寸；5) 本图符合 JEDEC MS-012，变体 BA；6) 本图不按比例。

MP6922 SOIC8E（裸露焊盘）封装外形——顶视图与底视图及尺寸标注（MPS MP6922 DS 第 12 页原版图，翻拍自手册）

15.2 SOIC14

主要尺寸：本体长 0.338–0.344 (8.55–8.75)；本体宽 0.150–0.157 (3.80–4.00)；引脚跨度 0.228–0.244 (5.80–6.20)；0.024–0.050 (0.61–1.27)；0.063 (1.60)；坐高 0.053–0.069 (1.35–1.75)；引脚宽 0.013–0.020 (0.33–0.51)；引脚间距 0.050 (1.27) BSC；0.004–0.010 (0.10–0.25)；引脚厚度 0.0075–0.0098 (0.19–0.25)；详情 A：0.010 (0.25) × 45°、0.020 (0.50)、计量面 0.010 (0.25) BSC、0°–8°、0.016 (0.41)、0.050 (1.27)、0.213 (5.40)。推荐焊盘图形随图给出。

注释：同 §15.1 之 1)~4)、6)，第 5) 条为符合 JEDEC MS-012，变体 AB。

15.3 SOIC8

主要尺寸：本体长 0.189–0.197 (4.80–5.00)；本体宽 0.150–0.157 (3.80–4.00)；引脚跨度 0.228–0.244 (5.80–6.20)；0.024–0.050 (0.61–1.27)；0.063 (1.60)；坐高 0.053–0.069 (1.35–1.75)；引脚宽 0.013–0.020 (0.33–0.51)；引脚间距 0.050 (1.27) BSC；0.004–0.010 (0.10–0.25)；引脚厚度 0.0075–0.0098 (0.19–0.25)；详情 A：0.010 (0.25) × 45°、0.020 (0.50)、计量面 0.010 (0.25) BSC、0°–8°、0.016 (0.41)、0.050 (1.27)。推荐焊盘图形随图给出。

注释：同 §15.1 之 1)~4)、6)，第 5) 条为符合 JEDEC MS-012，变体 AA。

16. 声明（NOTICE）

本文档所含信息如有变更，恕不另行通知。用户在将 MPS 产品集成到任何应用中时，应自行保证不侵犯第三方知识产权。MPS 对上述应用不承担任何法律责任。

每页页脚：MP6922 Rev. 1.26 ｜ 4/30/2018 ｜ www.MonolithicPower.com ｜ “MPS Proprietary Information. Patent Protected. Unauthorized Photocopy and Duplication Prohibited.”（MPS 专有信息。受专利保护。禁止未经授权的复印与复制。）｜ © 2018 MPS. All Rights Reserved.（原文无独立修订历史页，版本信息仅见于页脚。）

译者附注

  1. µ→u 与字形丢失（照录并标注）：特性栏 “<600uA”（µ→u）；描述栏同参数为 “600μA”（两处字形不一致，原文如此）；“TA=+25 .”（缺 ℃）；热关断两行 “150 o C / 30 o C”（℃ 跨行断裂）；“10k resistor”（缺 Ω）；“70m VDS Regulation Function”（疑为 70mV VDS）；电气特性测试条件 “+25”（缺 ℃）。
  2. 正文与表格数值不一致（一律以电气特性表为准）：①开通延迟——正文 200 ns vs 表 TDon typ 150 ns（5 nF）/250 ns（10 nF）；②关断延迟——特性栏与正文均 20 ns vs 表关断传播延迟 15 ns、关断总延迟 35/45 ns；③开通消隐期关断阈值——§12.1 与图 2 为 +100 mV（基准 30 mV）vs §12.6 为 “0 mV→+50 mV” vs 表 −30 mV（即 VDS +30 mV）；④§12.7 括注关断阈值 “0 mV” vs 表 −30 mV。
  3. 公式数量：正文仅 1 个编号式公式（§13.1 TLL 电阻设定式，文本层符号丢失已重构）；另一式为绝对最大额定值注 3 中的 PD(MAX) = (TJ(MAX)−TA)/θJA。本器件规格书无独立“应用信息/设计流程”章节，设计要点内嵌于 §12.2（VD 串联小电阻）、§13.1（RLL 设定 TLL）与 §13.3（RCP 分压器），无代入数字示例。
  4. 疑为笔误处：§12.8 “(defined in Fig.4)” 疑为图 2；§6 括注 “( SOIC8 N ONLY)” 疑为 “(SOIC8E ONLY)”；引脚表 RCP 行 “Reverse Protection function” 疑漏 “Current”；§12.2 “when Vg goes below -0.7V” 的 Vg 疑为 VD1,2；引脚表 EN 行 “is start / has exceed” 为原文语法笔误，按意译出。
  5. 图形内容清单：第 1 页典型应用两图、顶部标记两图、封装参考三图、图 1 框图、图 2~4 时序/波形图、图 5 应用原理图、三封装外形图及全部特性曲线均为图形，txt 仅能提取标注文字，已逐图译出并注明。
  6. 表格列位核对方法：电气特性表 txt 层多行 min/typ/max 列位错乱（如 TLL-Delay 行 “120 150”、VG(High) 行 “14”），已用原 PDF 词级坐标（pdftotext -bbox，第 4 页）逐一核对：表头 Min/Typ/Max 中心坐标约 x=392/442/491，“120”@433-450 落 Typ 列、“150”@482-499 落 Max 列、“14”@436-447 落 Typ 列、“-400/-250” 分落 Min/Typ 列、“600” 落 Max 列。本译文所有数值均按核对后的列位录入。
  7. 章节形态说明：本器件为 LLC 双通道 SR 控制器，规格书未设独立“保护/故障”专章——保护行为分布于：热关断（§12.5，150 ℃/120 ℃ 回差 30 ℃，对应表 9.1）、轻载锁闭（§13.1/13.2）、反电流保护 RCP（§13.3，VRCP 3 V、TRCP 100 µs、双通道同锁）、开通/关断消隐防误触发（§12.1/12.6/12.8）；热特性见热阻表（§8）与注 3/5；最高工作频率 300 kHz 列于绝对最大额定值表内（原文如此）。
  8. 与 MP6908（同厂同族单通道 SR）对比要点：MP6922 面向 LLC 双管整流（中心抽头或全桥次级），正向调节点 70 mV（MP6908 为 40 mV），VDD 供电范围 8~24 V（自供电而非 HVC 线性稳压），并新增双通道联动 RCP 与轻载锁闭两项 LLC 专属机制。

上一级：MP6922

🔗 被以下页面引用：
_横评_同步整流SR控制器 MP6922 · 拓扑IC
← MP6922 · 拓扑IC引脚功能与关键规格 →