开关电源知识库

InnoSwitch3-EP — 原副边双芯片同封装、磁隔离反馈（FluxLink）的一体化反激开关 IC

拓扑：多模式 QR/CCM 反激 ｜ 厂商：Power Integrations ｜ 封装：InSOP-24D（内置 725/750/900/1250/1700 V 功率开关）｜ 状态：✅ 深度解读 依据：Power Integrations《InnoSwitch3-EP Family》Datasheet（Rev. W，2024-06，44 页）。下文“DS”均指此手册；电气数据以 DS 特性表 min/typ/max 为准。Spec/Rev. W 已按 PDF 原页核对过 4 处单位（详见 01 篇“存疑与勘误”）。

定位概述

把功率开关（最高 1700 V PowiGaN）+ 原边控制器 + 副边控制器 + 隔离反馈链 + 同步整流驱动全部集成于一个 24 脚封装——用封装引线框架和键合线做磁耦合反馈（FluxLink™），彻底取消光耦、TL431 和环路补偿外围，是“二次侧感知（SSR）免光耦”路线的集成度上限；CV/CC 精度由片内基准决定（1.265 V / 35.9 mV），与外围元件无关。

本篇总结

  1. 这是一颗“一个封装、两颗芯片”的 IC：原边芯片管功率（QR/CCM/CrM/DCM 多模式、抖频、限流、保护），副边芯片管调节（CV/CC 基准、SR 驱动），两芯片之间用 FluxLink 磁链传“开关周期请求”——反馈链路里流动的是数字请求脉冲，不是模拟误差电压（02 篇详解）。
  2. 没有光耦=没有 CTR 老化、没有环路补偿网络、没有 TL431 分压漂移；CV 调节点在输出端直接采样（FB 脚分压 1.265 V），CC 用 IS-GND 间 35.9 mV 阈值电阻——精度“与外围无关”是 DS 的原文承诺。
  3. 副边是“主”、原边是“从”：每个开关周期都由副边“请求”才发波；上电有 Wait-and-Listen + 握手协议，通信丢失（ESD/噪声）有 1.3 s（typ）无请求超时后备自重启——可靠性建立在协议上而不是裕量上。
  4. 原边限流 ILIM 随开关频率自动上升（30 kHz≈78% → 100 kHz≈100%，DS 图 6），并随负载降到 30% 下限——轻载自动小电流、重载自动大电流，一颗 BPP 电容（0.47 µF/4.7 µF）选标准/增大两档。
  5. 功率覆盖 10~100 W（85~265 VAC），5 个耐压档（725 V MOSFET / 750 V GaN / 900 V MOSFET+GaN / 1250 V GaN / 1700 V），1700 V 版可做 85~670 VAC 或 200~1000 VDC 工业输入；空载 <30 mW（含线检测）。
  6. 同步整流是“协议级防共导”：副边在请求下一周期之前先关 SR 管（CCM），DCM 由 SR 管 VDS 过零（-2.5 mV 阈值）关断——交叉导通在机制上不可能，而非仅依赖死区时间。
  7. 65 W USB-PD（20 V/3.25 A）是 DS 自带设计例（图 11，INN3679C-H606）：本库 03 篇按 DS 公式链完整复算工作点（D=0.58、IP≈1.6 A、Lp≈2.6 mH@KP=0.8），并与五拓扑对比篇同规格呼应。

方案框图解读

典型应用示意（DS 图 1 原版，翻拍自手册：左初级芯片+右次级芯片同封装）

高爬电 InSOP-24D 封装（DS 图 2 原版，翻拍自手册）

        ┌──────────────────────── InSOP-24D 单封装（爬电 11.4 mm）────────────────────────┐
        │                                                                                  │
 母线 ──┤ D ──[功率开关 725V~1700V MOSFET / PowiGaN]── S(脚16-19) ── 源极/散热铜箔           │
        │        │ 初级控制器：抖频振荡器·限流(随频率斜坡)·驱动·LEB·OTP·SOA·SRS·启动电流源  │
        │        │      ↑ SecREQ/SecPulse 周期请求                                         │
 辅助   ┤ BPP ──[初级供电 4.9V + FluxLink 接收器]≡≡≡ 磁耦合(引线框架+键合线) ≡≡≡≡≡≡ ≐ ≐ ┐   │隔离
 绕组   │        UV/OV(V脚)·自重启·握手                                              ≐ ≐ │   │屏障
        │                                                                           ≐ ≐ └─[副边控制器：CV 1.265V·CC 35.9mV·SR 驱动 4.4V]┤
        │ FWD/SR/VO/BPS/IS/FB ←── 次级外围：FB 分压·IS 采样电阻·FWD 47Ω·SR FET         │   │
        └──────────────────────────────────────────────────────────────────────────────┘

读懂三个要点就够了：①D/S 是内置功率开关的漏/源，外围只剩 RCD 钳位和辅助绕组；②跨隔离屏障的只有 FluxLink 磁链和封装物理距离，没有任何模拟信号线；③副边芯片由 VOUT 或变压器副边绕组（经 FWD 脚）自供电 4.4 V，CC 状态下输出跌到 ~3.4 V 仍能维持恒流。

关键参数速查表（typ，条件见 01 篇）

# 参数 值 条件 / 备注 出处
1 CV 基准 VFB 1.265 V（1.25~1.280） FB 脚分压点，副边片内基准 DS p29
2 CC 阈值 ISV(TH) 35.90 mV（35.17~36.62） IS-GND 外部采样电阻，±2% DS p29
3 初级限流 ILIM（INN3679C 例） 1.90 A（标准）/ 2.13 A（增大） BPP 电容 0.47/4.7 µF；di/dt=425 mA/µs DS p27-28
4 初级供电 VBPP 4.90 V（4.65~5.15），钳位 VSHUNT 5.36 V BPP 由漏极电流源充电或偏置绕组供电 DS p25
5 副边供电 VBPS 4.40 V（4.20~4.60），UVLO 3.80 V 兼作 SR 栅驱动电源 DS p29
6 启动开关频率 fSW 25 kHz（23~27） 软启动起步频率，随后线性上升到 fSREQ DS p25
7 次级最大请求频率 fSREQ 132 kHz（118~145） 平均频率 >110 kHz 会误触过载 AR DS p29/p19
8 过载检测频率 fOVL 110 kHz（102~118） 持续超频 tAR=82 ms → 自动重启 DS p28
9 抖频 ILIM 按 fM=1.25 kHz 在 100%~95% 调制 → ~7 kHz 频谱展开 @~100 kHz EMI 均化 DS p4/p25
10 线路 UV/OV IUV+ 26.1 µA / IUV− 23.7 µA / IOV+ 115 µA 3.8 MΩ → 约 100 VDC 起动、435 VDC 过压 DS p25-26
11 自动重启时序 tAR 82 ms / tAR(OFF) 1.7~2.11 s / tAR(SK) 1.3 s 无请求超时=通信丢失的后备保护 DS p28
12 软启动频率斜坡时间 tSS(RAMP) 11.8 ms（7.5~19） 25 kHz→fSREQ 线性；短路直接进 CC DS p30
13 热关断 TSD 142 °C（135~150），迟滞 70 °C 锁死或滞回由 H 码决定 DS p29
14 SR 关断阈值 VSR(TH) −2.5 mV（max 0） SR 管 VDS 过零检测，防倒灌 DS p30
15 封装隔离 爬电/间隙 11.4 mm，DTI 0.4 mm，VIOTM 6.6 kVPK（认证） UL1577 4000 VAC，VDE 0884-17 DS p39
16 空载功耗 <30 mW（含线检测） 5 V 输出、偏置绕组供电优化后可 <15 mW DS p1/p13

功率档位速览（DS 表 1，连续功率/峰值或开放框架）

开关档 型号 230 VAC 85~265 VAC（或标注范围）
725 V MOSFET INN3672C~3677C 12~45 W 10~40 W
750 V PowiGaN INN3678C/3679C/3670C 75/85/100 W 65/75/85 W
900 V MOSFET INN3692C/3694C/3696C 12/25/35 W 10/20/30 W（85~440 VAC）
900 V PowiGaN INN3697C/3699C/3690C 55/85/100 W 50/75/85 W（85~400 VAC）
1250 V PowiGaN INN3629C 85 W 75 W（85~580 VAC）
1700 V INN3647C/3649C 45/65 W 50/70 W（85~670 VAC 或 200~1000 VDC）

条件（DS 注 1 与“Key Application Considerations”）：最小直流输入 90 V（85 VAC）/220 V（230 VAC）；效率假设 84%→89%；Lp 容差 ±10%；KP=0.8（通用输入最低母线处）；SOURCE 脚 ≤110 °C；环境 40 °C（密封适配器）/50 °C（开放框架）。

与库内同拓扑 IC 的差异概述

五件套导航

适合谁 / 不适合谁

适合

不适合

精炼要点

要点 数值 为什么重要
双芯片架构 初级管功率、次级管调节，FluxLink 磁链传“周期请求”（DS §6） 跨隔离屏障的只有磁链和封装几何，没有模拟信号线
精度锚点 CV 基准 1.265 V（1.25~1.280）、CC 阈值 35.9 mV（±2%）（DS 表 13.4） 调节点直采输出，CV/CC 精度与外围元件无关
限流斜坡 ILIM 30 kHz≈78% → 100 kHz≈100%，轻载以 30% 为下限（DS 图 6） 重载自动满额、轻载自动小电流，“少而小”的脉冲
ILIM 两档 BPP 电容 0.47 µF=标准 / 4.7 µF=增大（INN3679C：1.90/2.13 A）（DS 表 13.2） 65 W USB-PD 例必须 4.7 µF（ILIM+1）
功率覆盖 10~100 W；725 V MOSFET ~ 1700 V PowiGaN 五档（DS 表 1） 1700 V 版可做 85~670 VAC / 200~1000 VDC 工业输入
空载待机 <30 mW（含线检测），偏置优化后 <15 mW（DS §8.3） 偏置供电+ISNL+线检测三路“常耗源”全被关小
握手协议 Wait-and-Listen 82 ms；无请求超时 tAR(SK)=1.3 s 后备保护（DS §6.2） 可靠性建立在协议上而不是裕量上，通信丢失能自恢复
协议级防共导 CCM 先关 SR 再发请求；DCM 靠 VSR(TH)=−2.5 mV 过零关断（DS §6.3） 交叉导通在机制上不可能，而非仅依赖死区时间
过载红线 平均频率 >110 kHz（fOVL）持续 82 ms → 自动重启（DS 表 13.2） “平均频率红线”统一约束频率/限流/功率的安全边界
封装隔离 爬电/间隙 11.4 mm、DTI 0.4 mm、CIO 1 pF、VIOTM 6.6 kVPK（DS §17） 反馈链路的安规=封装安规，UL1577 4000 VAC
热关断 TSD 142 ℃（135~150），迟滞 70 ℃（DS 表 13.3） 大迟滞防 PCB 因持续故障过热
65 W 设计例 20 V/3.25 A：D=0.58、IP≈1.54 A、Lp≈2.6 mH（KP=0.8）（03 §4/§5） 与五拓扑对比篇同规格呼应，全套元件可照做
🔗 被以下页面引用：
傅里叶与频域通识 EMI滤波 · 器件元件 反激 Flyback · 拓扑导览 _横评_反激PWM控制器
规格书全译 →