MP6908 规格书全译 —《Fast Turn-Off Intelligent Rectifier with No Need for Auxiliary Winding》（无需辅助绕组的快关断智能整流器）

原文：Monolithic Power Systems（MPS）《MP6908 — Fast Turn-Off Intelligent Rectifier with No Need for Auxiliary Winding》，Datasheet MP6908 Rev. 1.2，2021-09-14，共 14 页。原文 PDF：datasheet/MP6908_datasheet.pdf。 本篇为规格书全文忠实翻译：逐节覆盖描述/特性/应用/典型应用电路/订购信息与顶部标记/引脚功能（6 脚逐一列出）/绝对最大额定值与推荐工作条件全表（含热阻表与注 1~4）/电气特性全表（min/typ/max 逐行，按供电管理、控制电路、栅驱动 3 个功能组）/典型性能特性曲线（9 幅温度曲线 + 4 幅 36 W 反激应用波形，逐图列出）/功能框图（图 1）/工作原理全节（VDD 产生、启动与 UVLO、开通/关断相位与消隐，式 1）/应用信息全节（斜率检测功能、VD/HVC 外部电阻、典型系统实现（式 2）、SR MOSFET 选型（式 3 与代入数字示例）、PCB 布局指南）/封装信息/修订历史与声明。版权归 MPS。 ⚠️ txt 文本层公式符号丢失（式 1~3 已按上下文与特性表数值重构并加译注）；µ/Ω 字形保留完好；原文笔误与正文—表格不一致处以 [译注] 标出，涉及参数取值的一律以电气特性表为准。 插图为原版图翻拍（img/ds8_*.png）：150 dpi 渲染 datasheet/MP6908_datasheet.pdf 后按图题裁取，已就地插入各小节（共 12 幅）。

1. 描述（DESCRIPTION，全译）

MP6908 是一款低压降二极管仿真器（diode emulator）IC，与一只外部开关管配合后，可在高效反激变换器（flyback converter）中取代肖特基二极管（Schottky diode）。MP6908 把外部同步整流（Synchronous Rectification, SR）MOSFET 的正向压降调节到约 40 mV，一旦电压变负即将其关断。对于输出电压可能很低的电池充电应用、输出短路工况以及高侧 SR 配置，MP6908 均能自行产生供电电压。可编程的振铃检测（ringing detection）电路可防止 MP6908 在不连续导通模式（Discontinuous Conduction Mode, DCM）与准谐振（Quasi-Resonant）工作期间因 V_DS 振荡而误开通。MP6908 采用节省空间的 TSOT23-6 封装。

2. 特性（FEATURES，全译）

• 宽输出范围低至 0 V；短路时无电流流经体二极管（No Short Circuit Current Flows through Body Diode）；
• 高侧或低侧整流均无需辅助绕组；
• 振铃检测防止 DCM 与准谐振工作时的误开通；
• 兼容标准栅压与逻辑电平（Logic Level）SR MOSFET；
• 兼容 Energy Star（能源之星）；
• 约 30 ns 快速关断与开通延迟；
• 约 100 µA 静态电流；
• 支持 DCM、CCM（连续导通模式，Continuous Conduction Mode）与准谐振工作；
• 同时支持高侧与低侧整流；
• 提供 TSOT23-6 封装。

3. 应用（APPLICATIONS）

USB PD 快充充电器；适配器；输出电压极低和/或可变的反激电源。

绿色声明：所有 MPS 器件均无铅、无卤素并符合 RoHS 指令。MPS 绿色状态请访问 MPS 网站质量保证（Quality Assurance）栏目。“MPS” 与 “The Future of Analog IC Technology” 为 Monolithic Power Systems, Inc. 的注册商标。

4. 典型应用（TYPICAL APPLICATION，第 1 页电路图）

第 1 页为图形化典型应用电路，文本层仅能提取芯片引脚标注：VG、VD（上排）；VSS、HVC（中排）；SLEW、VDD（下排）。[译注：反激次级与 SR MOSFET 的连接拓扑为图形内容，txt 无法提取，请查原文 PDF 第 1 页。]

5. 订购信息与顶部标记（ORDERING INFORMATION / TOP MARKING）

* 编带卷盘（Tape & Reel）装运加后缀 –Z（例如 MP6908GJ–Z）。

顶部标记（TOP MARKING）（图形）：AZE = MP6908GJ 的产品代码；Y = 年份代码。[译注：标记图为图形内容，文本层仅捕获上述两行文字。]

封装参考（PACKAGE REFERENCE）：TSOT23-6 顶视图——左列自上而下 1 HVC、2 VSS、3 SLEW，右列自上而下 6 VD、5 VG、4 VDD，中央印 “MP6908 / TSOT23-6”。

6. 引脚功能（PIN FUNCTIONS，6 脚全列）

7. 绝对最大额定值（ABSOLUTE MAXIMUM RATINGS，全表）与推荐工作条件

注 1：超过这些额定值可能损坏器件。

注 2：最大允许功耗是最大结温 T_J(MAX)、结到环境热阻 θ_JA 与环境温度 T_A 的函数。任一环境温度下的最大允许持续功耗按 $P_{D(MAX)} = (T_{J(MAX)} - T_A)/\theta_{JA}$ 计算。超过最大允许功耗会使芯片温度过高，导致稳压器进入热关断；内部热关断电路保护器件免于永久损坏。

推荐工作条件（Recommended Operation Conditions）（注 3）

注 3：超出推荐工作条件时，不保证器件正常工作。

热阻（Thermal Resistance）（注 4）

注 4：按 JESD51-7、4 层 PCB 测量。

8. 电气特性（ELECTRICAL CHARACTERISTICS，全表逐行）

测试条件（除另有说明）：VDD = 5 V，T_J = −40 ℃ ~ 125 ℃。

8.1 供电管理部分（Supply Management Section）

8.2 控制电路部分（Control Circuitry Section）

8.3 栅驱动部分（Gate Driver Section）

注 5：由特性表征与设计保证（Guaranteed by characterization and design）。

[译注：符号约定——表中以 (VSS − VD) 表示的参数与正文的 V_DS 互为相反数（VSS − VD = −V_DS）：V_fwd typ 40 mV 即正文的 V_DS ≈ −40 mV；关断阈值 typ 3 mV 即正文的 −3 mV。原文未给符号的参数行以“—”照录。]

9. 典型性能特性曲线（TYPICAL PERFORMANCE CHARACTERISTICS，逐图）

前 9 幅为温度特性曲线（横轴均为温度 Temperature (°C)，−50 ~ 125）；后 4 幅为 36 W 反激应用示波器波形。

1. 工作电流 vs. 温度（VDD = 9 V，C_LOAD = 2.2 nF，F_SW = 100 kHZ [译注：原图 “100kHZ” 大小写笔误，应为 kHz]）——纵轴 I_CC (mA)，约 2.6 ~ 3.0；
2. 工作电流 vs. 温度（VDD = 5 V，C_LOAD = 2.2 nF，F_SW = 100 kHz）——纵轴 I_CC (mA)，约 1.5 ~ 1.9；
3. 静态电流 vs. 温度（VDD = 5 V）——纵轴 I_q (µA)，约 90 ~ 110；
4. 开通延迟 vs. 温度（VDD = 9 V，C_LOAD = 2.2 nF）——纵轴 TD_on (ns)，约 10 ~ 36；
5. 关断延迟 vs. 温度（VDD = 9 V，C_LOAD = 2.2 nF）——纵轴 TD_off (ns)，约 10 ~ 36；
6. 正向调节电压（VSS − VD）vs. 温度——纵轴 V_fwd (mV)，约 30 ~ 50；
7. 开通斜率检测定时器 vs. 温度（R_SLEW = 400 kΩ）——纵轴 T_SLEW (ns)，约 80 ~ 96；
8. VDD 最大充电电流 vs. 温度（VDD = 4 V，VD = 30 V）——纵轴 I_VDD (mA)，约 10 ~ 70；
9. VDD 最大充电电流 vs. 温度（VDD = 7 V，HVC = 40 V）——纵轴 I_VDD (mA)，约 40 ~ 100。

应用波形（第 6 页，原图未编号 [译注]）：

10. 36 W 反激应用中的工作波形：V_IN = 110 VAC，V_OUT = 12 V，I_OUT = 3 A，HVC 接 VD——CH1: V_DS 20 V/div、CH3: V_DD 5 V/div、CH2: V_GS 5 V/div，时基 10 µs/div；
11. 36 W 反激应用中的工作波形：V_IN = 220 VAC，V_OUT = 12 V，I_OUT = 3 A，HVC 接 VD——通道设置同上；
12. 36 W 反激应用中的工作波形：V_IN = 110 VAC，V_OUT = 12 V，I_OUT = 3 A，HVC 接 VSS——通道设置同上；
13. 36 W 反激应用中的工作波形：V_IN = 220 VAC，V_OUT = 12 V，I_OUT = 3 A，HVC 接 VSS——通道设置同上。

10. 功能框图（BLOCK DIAGRAM，图 1）

图 1：功能框图（Functional Block Diagram）。HVC → “VDD Charge Power Management”（VDD 充电/电源管理，内含 IC On/Off 开关）→ VDD；VD → VDD Charge → 电源管理；VSS；VD/VSS 检测 → “Gate On/Off、Gate Regulation”（栅开通/关断、栅调节）→ Control Circuit（控制电路）→ Driver（驱动器）→ VG（经 R 输出）；SLEW → Slew Rate Set（斜率设定）。[译注：框图为图形内容，以上为文本层可提取的模块名与连接关系。]

11. 工作原理（OPERATION，全译）

MP6908 支持不连续导通模式（DCM）、连续导通模式（CCM）与准谐振反激变换器。控制电路以正向模式控制栅极，并在同步整流（SR）MOSFET 电流降到零时将栅极关断。

11.1 VDD 产生（VDD Generation）

VDD 上的电容为 IC 供电。它既可由 HVC 充电，也可由 VD 充电：

• 当 V_HVC < 4.7 V 时，VD 经 40 mA 电流源给 VDD 外部电容充电，并把 VDD 调节在 5 V；
• 当 4.7 V < V_HVC < 9.7 V 时，VD 停止充电，HVC 经 70 mA 电流源给 VDD 充电，并把 VDD 调节在 V_HVC − 0.7 V；
• 当 V_HVC > 9.7 V 时，HVC 经 70 mA 电流源给 VDD 充电，并把 VDD 钳位在 9 V。

11.2 启动与欠压锁定（Start-Up and Under-Voltage Lockout, UVLO）

当 VDD 升到 3.75 V 以上时，MP6908 退出欠压锁定（UVLO）并被使能。VDD 跌破 3.55 V 后，MP6908 进入睡眠模式，V_GS 保持低电平。

11.3 开通阶段（Turn-On Phase）

当 V_DS 降到约 2 V 时，开通定时器开始计数。该定时器可经 SLEW 上的外部电阻编程。若 V_DS 在定时器设定的时间（T_SLEW）内从 2 V 到达 −86 mV 开通阈值，MOSFET 在约 30 ns 的开通延迟后被开通（见图 2）。若 V_DS 在定时器结束之后才穿过 −86 mV，栅压（VG）保持关断。该开通定时器防止 MP6908 因 DCM 与准谐振工作的振铃而误开通。

T_SLEW 可按式 (1) 编程：

$$T_{SLEW} = R_{SLEW} \times \frac{90\,\text{ns}}{400\,\text{k}\Omega} \qquad (1)$$

[译注：txt 文本层公式符号丢失（原样碎片为 “TSLEW RSLEW 90ns 400k”）；按特性表 T_SLEW = 90 ns typ @ R_SLEW = 400 kΩ 重构如上，数值自洽。]

11.4 开通消隐（Turn-On Blanking）

控制电路包含消隐（blanking）功能。MOSFET 开通后，控制电路保证导通态持续一段特定时间。开通消隐时间约 1.1 µs，用于防止振铃引起意外关断。但若 V_DS 在开通消隐时间内达到 2 ~ 3 V，控制电路会立即把 V_GS 拉低。

11.5 导通阶段（Conduction Phase）

当开关电流减小、V_DS 向上升过正向压降（−40 mV）时，MP6908 降低栅压电平，以增大同步 MOSFET 的导通电阻。

图 2：开通/关断时序图（Turn-On/Turn-Off Timing Diagram）。图中标注：电平 2 V、−3 mV、−40 mV、−86 mV；区间 ~1.1 µs；Turn On Delay（开通延迟）、Turn On Blanking（开通消隐）、Turn Off Delay（关断延迟）、Turn Off Blanking（关断消隐）；文字标注 “Driver begin to be pulled down”（驱动开始被拉低，位于 −40 mV）与 “Driver turn off”（驱动关断，位于 −3 mV）；曲线为 V_DS 与 V_GS。

凭借该控制方案，即使流过 MOSFET 的电流相当小，V_DS 也被调节在约 −40 mV。该功能使同步 MOSFET 关断时驱动电压已维持在很低的电平，从而加快关断过程——这对 CCM 工作尤为重要。

11.6 关断阶段（Turn-Off Phase）

当 V_DS 升到触发关断阈值（−3 mV）时，栅压经非常短的 25 ns 关断延迟被拉到零（见图 2）。

11.7 关断消隐（Turn-Off Blanking）

栅驱动（V_GS）因 V_DS 达到关断阈值（−3 mV）而被拉零后，进入一段关断消隐时间，期间栅驱动信号被锁存为关断。当 V_DS 升过 2 V 时，关断消隐解除（见图 2）。[译注：正文两处阈值——“2 ~ 3 V”（开通消隐期内立即拉低）与“升过 2 V 解除关断消隐”——对应特性表 V_B-OFF = 2/2.5/3 V（typ 2.5 V）；正文 “2 V” 与 typ 2.5 V 不完全一致，以特性表为准。另，特性表中“最小导通时间期间的关断阈值（V_DS）1.3/1.8/2.1 V”在正文无对应描述，按原文照录。]

12. 应用信息（APPLICATION INFORMATION，全译）

12.1 斜率检测功能（Slew Rate Detection Function，图 3/4）

DCM 工作中，退磁振铃可能把 V_DS 拉到 0 V 以下。若振铃期间 V_DS 到达开通阈值，不具备斜率检测功能的 SR 控制器可能误开通 MOSFET。图 3 示出这种误开通情形的波形（图 3：误开通——无斜率检测）。这不仅增大功率损耗，当初级侧 FET 又在最小导通时间内开通时，还可能导致直通（shoot through）。

考虑到振铃的斜率总是远小于初级 MOSFET 真正关断时的斜率，斜率检测功能可防止这种误开通，如图 4 所示（图 4：防止误开通——有斜率检测）。当斜率低于 R_SLEW 设定的阈值时，即使 V_DS 到达开通阈值，IC 也不开通栅极。

12.2 VD 与 HVC 上的外部电阻（External Resistor on VD and HVC）

过压条件可能损坏器件，因此必须有恰当的应用设计来保证安全工作，尤其是在高压引脚上。一种常见的过压情形是：SR MOSFET 的体二极管导通时，其正向压降可能超过 VD 引脚的负压额定值。这种情况下，建议在 VD 与 MOSFET 漏极之间外接一只电阻。一般来说，建议该电阻不小于 300 Ω。[译注：原文 “is commended” 为 “is recommended” 笔误。]

另一方面，该电阻也不能太大，因为它既影响 VDD 供电，又会减慢 V_DS 检测的斜率。一般不建议使用大于 1 kΩ 的电阻，但实际应用中仍应根据 VDD 供电状况与斜率逐例核查。

在 HVC 也可能承受负电压偏置的应用中（例如无辅助绕组的高侧配置），HVC 上同样应外接相同的电阻。若使用阻断二极管（block diode），建议其反向恢复时间小于 250 ns。

12.3 典型系统实现（Typical System Implementations，图 5/6-A/6-B/7）

图 5 示出 IC 供电取自输出电压（V_OUT）的典型系统实现，适用于低侧整流（图 5：低侧整流——引脚标注 VD/HVC、SLEW/VDD、VG/VSS）。低侧整流时，即使 V_OUT 低至 0 V，MP6908 也能支持大多数应用。

若 MP6908 用于高侧整流，可通过三种方式实现自供电（见图 6-A、图 6-B 与图 7）：

图 6-A：HVC 接 VD。此时 VDD 由此产生并调节在 9 V（图 6-A：高侧整流，VDD 调节在 9 V——引脚标注 VG/VD、VSS/HVC、SLEW/VDD）。

图 6-B：HVC 经外部二极管接次级地。此时 VDD 由 HVC 产生并调节在 9 V。HVC 上的最大电压可按式 (2) 计算：

$$V_{HVC(max)} = V_{IN} \times \frac{N_s}{N_p} \qquad (2)$$

[译注：原文未给出式 (2) 的变量定义；按反激惯例 V_IN 为输入（母线）电压，N_s/N_p 为次级/初级匝比，此式即 HVC 上的反射电压。]（图 6-B 引脚标注：VG/VD、VSS/SLEW、HVC/VDD；图题同为“高侧整流，VDD 调节在 9 V”。）

当 V_HVC 低于 4.7 V 时，HVC 的工作方式与上述相同，因为此时 HVC 被短接到 VSS（见图 7）。此时 VDD 由 V_DS 产生并调节在 5 V（图 7：高侧整流，VDD 调节在 5 V——引脚标注 VG/VD、VSS/SLEW、HVC/VDD）。

12.4 SR MOSFET 选型（SR MOSFET Selection，式 3，图 8）

功率 MOSFET 选型是 R_DS(ON) 与栅电荷 Q_G 之间的折中。为获得更高效率，优先选用 R_DS(ON) 更小的 MOSFET。通常 R_DS(ON) 越小 Q_G 越大，使开通/关断速度变慢，带来更大的功率损耗与驱动损耗。在开关电流相当小的驱动期间，V_DS 被调节在约 −40 mV，因此不建议选用 R_DS(ON) 过低的 MOSFET——否则一旦 $V_{DS} = -I_{SD} \times R_{DS(ON)}$ 变得比 −40 mV 更负，栅驱动就会被拉低。MOSFET 的 R_DS(ON) 并不决定导通损耗：导通损耗为

$$P_{CON} = -V_{DS} \times I_{SD} \approx I_{SD} \times 40\,\text{mV}$$

为使 MOSFET 的 R_DS(ON) 得到相当充分的利用，在 SR 导通期至少 50% 的时间内，MOSFET 应处于完全开通状态。用式 (3) 计算 V_DS：

$$V_{DS} = -I_C \times R_{DS(ON)} = -\frac{I_{OUT}}{D} \times R_{DS(ON)} \le -V_{fwd} \qquad (3)$$

式中 V_DS 为 MOSFET 的漏源电压，D 为次级侧占空比，I_OUT 为输出电流，V_fwd 为正向电压阈值（约 40 mV）。[译注：I_C 在原文中未单独定义，按图 8 为次级导通电流 I_c ≈ (I_peak + I_valley)/2。]

图 8 示出反激应用的典型波形（图 8：反激应用中的同步整流典型波形——I_SD 与 50% SR Conduction Period（SR 导通期）、I_c ≈ (I_peak + I_valley)/2、I_peak、I_OUT ≈ I_c·D、I_c、I_valley、V_GS）。

设占空比为 50%，则 MOSFET 的 R_DS(ON) 建议不低于约 20/I_OUT（mΩ）。例如，对 5 A 应用，R_DS(ON) 应不低于 4 mΩ。[译注：原文此处标点为 “For example.”（句号后接小写 for），系笔误。]

12.5 PCB 布局指南（PCB Layout Guidelines，图 9/10/11）

良好的 PCB 布局对稳定工作至关重要。为获得最佳效果，请参照图 9、图 10、图 11 并遵循以下指南。

VD/VSS 检测（Sensing for VD/VSS）

1. 使检测连线（VD/VSS）尽量靠近 MOSFET（漏极/源极）。
2. 使检测环路尽量小。
3. 把 IC 移出功率环路之外，防止检测环路与功率环路互相干扰（见图 9）。
4. 在 VDD 与 PGND 之间、靠近 IC 处放置去耦陶瓷电容，以获得充分滤波。

图 9：VD/VSS 电压检测（Voltage Sensing for VD/VSS）。标注：“Sensing loop as small as possible”（检测环路尽量小）、“Sensing loops separated from power loop”（检测环路从功率环路中分离）；管脚 G/D/S。

栅驱动环路（Gate Driver Loop）

1. 使栅驱动环路尽量小，以最小化寄生电感。
2. 布局上使驱动信号远离 VD 检测走线。

布局示例（Layout Example）

图 10 示出单层板布局示例，配穿孔（through-hole）变压器与 TO220 封装 SR MOSFET（图 10：TO220 封装 SR MOSFET 的布局示例）。RSN 与 CSN 是 SR MOSFET 的 RC 缓冲网络（RC snubber network）。检测环路（从 VD 与 VSS 到 SR MOSFET）已做到最小，并与功率环路分开。VDD 去耦电容（C2）置于 VDD 旁。图中元件：R1、Q1（G/D/S）、U1（脚 6/5/4 与 1/2/3）、C2、R2、CSN、RSN、C1；图例：LAYOUT TRACE（布线走线）、COMPONENTS PAD（元件焊盘）、JUMP WIRE（跳线）。

图 11 示出另一个单层板布局示例，配 PowerPAK/SO8 封装 SR MOSFET，同样把检测环路和功率环路最小化、并防止二者互相干扰（图 11：PowerPAK/SO8 SR MOSFET 的布局示例——图中元件 R2、U1（脚 3/2/1 与 4/5/6）、C2、Q1、R1、CSN、RSN、C1；图例同上）。

13. 封装信息（PACKAGE INFORMATION）

TSOT23-6 封装外形图（第 13 页，纯图形内容）。[译注：txt 文本层未包含封装尺寸数字，各外形尺寸请查原文 PDF 第 13 页。]

14. 修订历史（REVISION HISTORY）与声明（NOTICE）

声明：本文档所含信息如有变更，恕不另行通知。用户在将 MPS 产品集成到任何应用中时，应自行保证不侵犯第三方知识产权。MPS 对上述应用不承担任何法律责任。

译者附注

1. 公式重构：txt 文本层中式 (1)(2)(3) 的等号与分式符号全部丢失，仅存字母数字碎片。三式均已按上下文与电气特性表数值重构——式 (1) 与特性表 T_SLEW typ 90 ns @ 400 kΩ 自洽；式 (2) 为反激反射电压标准式；式 (3) 与后文代入示例（R_DS(ON) ≥ 20/I_OUT mΩ、5 A → 4 mΩ，V_fwd = 40 mV、D = 50%）自洽。两处内嵌公式（V_DS = −I_SD × R_DS(ON) 与 P_CON = −V_DS × I_SD ≈ I_SD × 40 mV）文本层完好、照录。另有热阻注 2 中的 P_D(MAX) = (T_J(MAX) − T_A)/θ_JA。
2. µ/Ω 字形：本文档 txt 层 µ（µA/µs/µs·div⁻¹）与 Ω 均保留完好，未发现 MPS 文档常见的 µ→u 替换，无需校正。
3. 数值不一致（以电气特性表为准）：①正文“关断消隐在 V_DS 升过 2 V 时解除” vs 特性表 V_B-OFF typ 2.5 V（min 2 / max 3 V）；正文“开通消隐期内达 2 ~ 3 V 立即拉低”则与 V_B-OFF 的 min/max 一致。②特性列表“约 30 ns 快速关断与开通延迟”为约数，特性表 TD_on typ 30 ns、TD_off typ 25 ns——约数口径，不算矛盾。
4. 正文未描述的参数：特性表“最小导通时间期间的关断阈值（V_DS）1.3/1.8/2.1 V”在正文（OPERATION 与应用信息）中无对应文字描述，按原文照录。
5. 原文笔误照录并标注：①“external resistor is commended”应为 recommended（§12.2）；②“For example.”（§12.4，句号应为逗号）；③图题 “FSW = 100kHZ”（§9 曲线 1，应为 kHz）；④电气特性表多数行无符号，以“—”表示；⑤第 6 页 4 幅应用波形原图无图号，本译按顺序编为图 10~13 仅作索引。
6. 图形内容：典型应用电路（第 1 页）、顶部标记图、封装外形（第 13 页）、框图（图 1）及全部曲线/波形/布局图均为图形，txt 仅能提取标注文字，已逐图译出并注明。
7. 章节形态说明：本器件为次级侧 SR 驱动器/二极管仿真器，规格书未设独立的“保护/故障”与“热特性”章节——热信息见绝对最大额定值注 2 与热阻表（θ_JA 220 ℃/W、θ_JC 110 ℃/W，JESD51-7 4 层板）；过压防护措施见 §12.2（VD/HVC 串联电阻 ≥300 Ω、≤1 kΩ，阻断二极管 t_rr < 250 ns）；防误开通/防直通机制见 §11.3（开通定时器）、§11.4（开通消隐）与 §12.1（斜率检测）。

上一级：MP6908