UC3842 — 04 设计要点、常见陷阱与故障排查

手册依据：DS §8.3 电源推荐、§8.4 布局、§7.3 各功能节。每陷阱按陷阱 → 机理 → 现场现象 → 怎么测 → 怎么解五段展开；机理均回溯到 01/02 篇的芯片结构。标注「业界经验」的内容属工程惯例总结，非手册条文。

本篇总结

1. UC3842 的陷阱几乎都能追溯到三个根源：双极工艺的高工作电流（11 mA）、8 脚封装的地线合一、1 V 高阈值的电流采样——理解根源，十个陷阱其实是三道题。
2. 启动打嗝是第一大陷阱：CVCC 要同时满足“充电时间可接受”与“接管窗口够长”两个约束（120 µF 给出 1.6 s 充电 + 45 ms 窗口），辅助绕组极性/整流接反是最常见的隐蔽错。
3. D>50% 不装斜坡补偿的 CCM 反激必然次谐波振荡——不是“可能”，是数学（δI1/δI0 = −(m2−Se)/(m1+Se)，D>50% 且 Se 小于下限时 |比值|>1）。
4. 前沿尖峰 + 150 ns 关断延迟的联合作用，让“限流正常”成为假象：示波器看 ISENSE 平台才能判断磁芯是否真的饱和。
5. 地线是 8 脚封装的固有制约：CCT 独立地线、VCC/VREF 就近旁路、功率地与信号地单点汇聚——DS §8.4 的每条布局规矩都是“共阻抗耦合”这一条物理的推论。
6. 光耦是环路里最不确定的环节（CTR 温漂+老化+寄生极点），ROPTO 取小、CTR 留三倍余量、环路角落复验是配套组合。
7. VCC 的两条红线（辅助绕组空载飞压、RSTART 高线损耗）都是“能量在错误的地方持续注入”——一个靠稳压管/匝比框住，一个靠电阻额定或启动后切离。
8. 检修顺序固定：VCC → VREF → RT/CT → OUTPUT → 功率级，先安全失效后危险失效；炸机后先查 RCS（它常是“结果”被当成“原因”）。

1. 常见陷阱（十陷阱，每个五段）

陷阱 1：通电“嗒、嗒”打嗝，无法完成启动

• 陷阱：启动后 VCC 反复在 10~16 V 之间跌落循环，输出无法建立。
• 机理：三段启动过程中第三段失败——CVCC 在辅助绕组接管前耗尽。两个约束：充电时间 t=RC×ln(VBULK/(VBULK−16)) 不能太长（用户体验+RSTART 损耗），接管窗口 C×6 V/I工作（=C×6 V/16 mA）必须 > 软启动+环路建立时间。CVCC 小、辅助绕组电压低（<10 V）、DBIAS 极性反、NA 匝比错、输出短路——任何一条都会使第三段中断。
• 现场现象：周期性“嗒”声（继电器般的吸放感），VCC 锯齿状 10↔16 V，输出在 0 与某个低压之间脉动。
• 怎么测：示波器双踪 VCC（脚7）与辅助绕组整流后电压：VCC 冲过 16 V 后，辅助电压是否在 VCC 跌到 10 V 前建立；若辅助始终 0 V → 极性/整流管/匝比；若辅助有电压但 VCC 仍跌 → CVCC 容量或 I工作 比预算大（Qg×fSW 低估）。
• 怎么解：CVCC 加大（47→100~220 µF 级）；核对 NA 匝比（辅助 12 V>10 V 最低工作电压）；核对 DBIAS 方向；确认输出无短路。约束提醒：CVCC 太大→充电时间与打嗝恢复周期都变长，100~220 µF 是常用带（业界经验）。

陷阱 2：RSTART 高线发烫甚至烧毁

• 陷阱：265 VAC 输入时启动电阻持续高损耗，电阻变色、焊盘发黄。
• 机理：启动完成后 RSTART 仍从母线向 VCC 注入电流（VCC 已被辅助绕组抬到 12 V），持续功耗 P=(VBULK−12)²/RSTART。DS 的“<350 mW”结论按 130 VRMS 口径；265 VAC 时 (375−12)²/100k≈1.3 W（本库复算）——两只 0805 或 1/4 W 电阻必然烧。
• 现场现象：空载/待机时输入级发热集中、效率测试空载功耗超标、年久电阻开路后“不开机”。
• 怎么测：高线空载下红外测温或万用表测 RSTART 压降算功耗；对比 RSTART 两端电压（≈363 V）与 VCC（≈12 V）。
• 怎么解：① 按持续功耗选电阻额定（≥0.66 W/只，1206 两个并联或两串大封装）；② 业界经验：启动后切离——串一只小 MOSFET/晶闸管旁路 RSTART，或用高压启动电流源芯片；③ 折中：加大 RSTART（200 kΩ → 0.66 W）并接受更低线启动变慢。

陷阱 3：满载（D>50%）波形忽宽忽窄、输出纹波异常

• 陷阱：CCM 且占空比过半时，奇偶开关周期占空比交替变化，纹波里出现 fSW/2 分量。
• 机理：次谐波振荡——无补偿时扰动比 m2/m1=D/(1−D)>1，扰动逐拍交替放大（02 篇 §4.3 推导）。这不是参数没调好，是数学上必不稳。
• 现场现象：轻载（DCM，D<50%）一切正常，一进 CCM 深处就抖；电流波形一宽一窄交替；输出纹波比设计值大数倍。
• 怎么测：看 RCS 电压（或 ISENSE 脚）连续两拍波形：峰值一高一低交替即可确认；对比占空比略降到 50% 以下是否立即稳定。
• 怎么解：按 03 篇 §3.11 装/加大斜坡补偿（Se=44.7 mV/µs @D=0.627）：减小 RCSF 或加大注入分压比；已装则按 m2 实测复核注入斜率。口诀：宁过补 20%，不欠补 1%（业界经验）——过补只损失一点瞬态，欠补必振。

陷阱 4：一上重载就限流/炸管，“限流明明设了”

• 陷阱：重载时 MOSFET 电流超过设计峰值仍不关断（或关得太晚），炸管；或相反，正常负载就被“限流”限制而无法带载。
• 机理：三条独立机理叠加：① 前沿尖峰——开通瞬间次级整流管反向恢复+寄生电容充电在 RCS 上形成数十~百 ns 尖峰，无滤波时直接误触发；② 150 ns typ/300 ns max 关断延迟 + 滤波极点，高线时电流继续上升（375 V、1.5 mH 时 0.25 A/µs × 0.5 µs ≈ 0.13 A 过冲，本库推导）；③ 斜坡补偿注入压低有效限流点（满限流时真实峰值≈(1.0−Se·ton)/RCS）。
• 现场现象：轻载一切正常；重载炸管后 RCS 本体完好但 MOSFET 短路；或“能带载但电流上不去、电压掉”（被限流钳住）。
• 怎么测：示波器看 ISENSE（脚3）对地波形：尖峰后平台高度 = 真实峰值电流×RCS——平台达到 1 V 说明限流在工作（查磁饱和与 RCS 取值），平台低于 1 V 就炸管说明是延迟+尖峰路径问题；对比 1 V/RCS 与实测平台换算电流。
• 怎么解：RCSF/CCSF 滤波（τ≪最小导通脉宽）；限流点按 1.2~1.3 倍运行峰值反算；高线设计把延迟过冲加进余量；查磁芯是否饱和（平台斜率突然变陡=饱和，见陷阱 10）。

陷阱 5：开关频率漂、跳频、占空比毛刺

• 陷阱：示波器上频率不稳，偶发提前翻转，输出纹波有杂散分量。
• 机理：RT/CT（脚4）是全芯片最敏感的节点——比较器上门坎 2.7 V，高占空比时 CCT 电压正上升接近门坎；功率管关断尖峰经地线/空间耦合进来提前翻转。另一路径：OUTPUT 被寄生参数拉到地以下（驱动回路的引线电感），该负脉冲馈入振荡器（DS §7.3.6 点名）。
• 现场现象：频率随机抖动 ±百分之几；重载比轻载明显；示波器上 RT/CT 锯齿顶部有毛刺。
• 怎么测：看 RT/CT 波形（锯齿是否干净、顶部门坎附近有无台阶）；同步看 OUTPUT 是否出现低于 0 V 的下冲；断开功率级（空载小占空比）对比是否仍抖——区分“振荡器问题”与“耦合问题”。
• 怎么解：CCT≥1000 pF（DS 推荐下限，抗扰）；CCT 独立地线直连 GND 脚；OUTPUT 对地肖特基钳位；RRT≥5 kΩ；检查 CCT 是否用了温漂大的介质（换 COG/NPO）。

陷阱 6：温度一变输出精度就漂、环路随老化变差

• 陷阱：隔离方案（TL431+光耦）里输出精度/动态随温度和年月漂移，低温启动变慢甚至抖动。
• 机理：光耦 CTR 随温度变化（高温略升、低温明显下降，−40 ℃ 可跌 20~40%——业界经验，手册未给）且随 LED 老化逐年衰减；CTR 直接乘进环路增益（GOPTO=CTR×ROPTO/RLED，DS 式 56）；光耦还有寄生极点（几~几十 kHz，随负载电阻与温度变）。
• 现场现象：低温下环路穿越下降、恢复变慢；高低温循环后输出电压/纹波变化；老化数年后瞬态变差。
• 怎么测：高低温箱里重扫 Bode（或阶跃响应对比）；测光耦 LED 电流工作点是否落在 CTR 平坦区（多数 817 类在 IF 2~10 mA 较平——器件手册口径）。
• 怎么解：ROPTO 取小（DS 例 1 kΩ）推远寄生极点；RLED 按 CTR 最小档×低温定穿越；TL431 阴极偏置给足（DS 例 10 mA，远离 knee）；环路设计留 PM 余量（≥45° 在最坏角落）。

陷阱 7：地弹——常规手段难以消除的“无规律”抖动

• 陷阱：参数全部核对无误，但输出纹波里有驱动尖峰、偶发抖频、轻载拍频。
• 机理：8 脚封装信号地/功率地合一，驱动返回电流（毫安~安级、25 ns 边沿）在共地阻抗上产生 dI/dt 压降，直接叠加在 CCT（比较器门坎 2.7 V）、VFB（1 MHz 带宽）、ISENSE（mV~V 级信号）上。共阻抗耦合不随参数调整消失。
• 现场现象：驱动边沿时刻在 RT/CT/VFB 上能看到同步毛刺；换 IC/换电容无改善；布局改版后“莫名”消失。
• 怎么测：示波器地弹簧尽量短，探 IC 的 GND 脚与 CCT/VFB 之间的电位差；对照驱动边沿时间轴。
• 怎么解：单点星地——功率地（RCS、CVCC、CIN、MOSFET 源）与信号地（CCT、CVREF、补偿网络）在 IC 的 GND 脚汇聚，路径不交叠（DS §8.4.1.4）；多层板用地平面隔开功率层与信号层（见 §3 布局专节）。

陷阱 8：VCC 飞压——辅助绕组空载过压

• 陷阱：空载/轻载时 VCC 升到 30 V 以上，芯片过热或损坏；或 VCC 齐纳持续导通发热。
• 机理：反激辅助绕组电压 ≈ (NA/NS)×(VOUT+VF)，但漏感尖峰与瞬态过冲叠加其上；更关键的是空载时反馈把占空比压到最小，漏感尖峰占比骤增，辅助电压反而被抬高一倍以上（业界经验，反激通用现象）。芯片齐纳（34/39 V 手册不一致）只在高阻源下自限，低阻源下 30 V 绝对最大就是红线。
• 现场现象：空载 VCC 比满载还高；芯片烫；长期后启动电流特性漂移（齐纳退化）。
• 怎么测：全负载范围扫 VCC 直流值+峰值（含尖峰）；重点空载与负载突卸两点。
• 怎么解：辅助绕组串稳压管+限流电阻（DS 图 8-2 的 10 V 稳压管+1 kΩ 就是这个用途的双用途电路）；或加一级小 L/C 滤波削尖峰；匝比不要取太高（12 V 够用，无需追求 15 V+）。

陷阱 9：RCS 烧断后的“连环炸”

• 陷阱：一次过流事件后，换 MOSFET 再开机立刻再炸。
• 机理：RCS 在过流事件中既是执行保护的元件又最靠近能量路径而常先损坏（“保护者兼受害者”）；RCS 开路后 ISENSE 只剩 −2 µA 偏置，采样恒为 0 → PWM 比较器永不复位 → 每周期满占空比（DMAX 钳位）→ 电流冲向磁饱和 → 新换的 MOSFET 立即损坏。这就是危险失效路径（01 篇 §2.5）。
• 现场现象：炸机复位后“一上电就炸、连缓冲都来不及”；RCS 目视开路/发黑。
• 怎么测：断电测 RCS 阻值；上电前用限流电源给 VCC 单独供电，看 OUTPUT 是否 DMAX 满占空比（ISENSE 悬空状态下必然如此）。
• 怎么解：检修流程固定“先 RCS 后栅极后钳位”；RCS 用线绕/合金采样电阻（耐浪涌）或多只并联；并联布局防止单只开路后阻值翻倍（业界经验）。

陷阱 10：高温/大负载下频率漂移、限流点漂移

• 陷阱：温度循环后频率、限流、输出精度集体漂移。
• 机理：三个温度源叠加：fOSC 温度稳定度 5% typ（DS 电气表）+ CCT 介质温漂（Y5V 可达 ±20%+）+ ISENSE 阈值随温度的漂移（图 6-2 三条温度族曲线显示阈值起点/斜率随温度移动，125 ℃ 时阈值起点比 25 ℃ 低约 0.7 V 的 COMP 等效值）。
• 现场现象：冷机与热机频率差百分之几；满载温升后限流点移动；与实验室常温数据对不上。
• 怎么测：高低温箱里测 RT/CT 频率与 RCS 峰值电压（限流点）随温度曲线。
• 怎么解：CCT 换 COG/NPO（DS §8.2.2.8）；RRT≥5 kΩ 压内部漂移；限流设计在温度窗口两端各留 10% 余量；频率敏感设计做温度补偿（业界经验）。

2. 故障排查流程树（文字版）

数据分析提示：示波器导出的 CSV/波形可用本机 LabPlot（GUI）做曲线测量与前后对比，适合定位纹波/启动曲线异常。

上电无输出/打嗝/炸机，按序走（先安全失效，后危险失效）：
第一步：VCC（脚7）
 ├─ 爬不到 16 V → RSTART 过大 / CVCC 漏电 / 母线无电压 / VCC 对地漏
 ├─ 冲过 16 V 又跌回 10 V 循环（打嗝）→ 接管失败 → 走陷阱 1 五段
 └─ 稳定 >10 V（正常）→ 第二步
第二步：VREF（脚8）
 ├─ 0 V → 芯片未放行（VCC 没真到位）或 IC 损坏 / GND 虚接
 └─ ≈5 V → 第三步
第三步：RT/CT（脚4）
 ├─ 无锯齿 → RRT/CCT 虚焊、脚 4 对地短路、VREF 未建立
 ├─ 有锯齿但频率乱 → 走陷阱 5（耦合/钳位/地）
 └─ 锯齿正常 → 第四步
第四步：OUTPUT（脚6）
 ├─ 无脉冲 → COMP 被拉死（光耦过深/保护动作）或 ISENSE 常超 1 V
 │    └─ 测 COMP 电平与 ISENSE 平台：COMP<1.4 V=关断命令在身；ISENSE>1 V=限流在掐
 ├─ 满占空比常驻 → ISENSE 采样断路（RCS 开路！走陷阱 9）或 VFB 分压脱落
 └─ 有正常脉冲 → 第五步（问题在功率级）
第五步：功率级
 ├─ VDS 异常（不开/不开透）→ 栅回路、泄放电阻、RG
 ├─ 电流平台爬升斜率突变 → 磁芯饱和（气隙/匝数/感量）
 └─ 次级无输出 → 整流管、输出电容、反馈断链
炸机后（黑盒）检查顺序：RCS → MOSFET 栅对地阻值（驱动级连带伤）→ 钳位/吸收电阻烧痕
 → 辅助绕组整流管 → VREF 对地阻值（齐纳损伤）→ 最后才怀疑 IC 本体（业界经验：
 UC3842 本体在炸机中反而是幸存率最高的器件之一）

3. 布局要点逐条讲为什么（DS §8.4 展开）

3.1 地线规划专节（8 脚封装的关键制约）

                 ┌──────────────────────────────────────┐
   信号地(SGND)  │  CCT 地线 ──┐                        │
                 │  CVREF ─────┤                        │
                 │  CCSF/补偿网络地 ─┤                  │
                 │             │ 全部单独走线，汇聚到 IC │
   IC GND(脚5) ──┼─────────────┘  GND 脚  ← 单点星形    │
                 │             ┌                        │
   功率地(PGND)  │  RCS → MOSFET 源极 → CIN 负端 → CVCC │
                 │  驱动返回大电流，路径短粗，           │
                 │  与信号地在 IC GND 脚单点汇合         │
                 └──────────────────────────────────────┘

为什么这样规划：驱动返回电流与信号电流共用任何一段走线，那段走线的阻抗就把 dI/dt 压降串进信号（陷阱 7 的机理）。8 脚封装无法物理分地，就把路径分开、只在引脚处汇聚。CCT 必须“单独走地线直连”——它是比较器门坎的载体，一点噪声就变成频率（DS 表 5-1 与 §7.3.1.4 反复强调的唯一一根专用地线）。

3.2 逐条布局规矩与理由（DS §8.4.1）

3.3 COMP 走线专条（DS §8.4.1.3 + 业界经验）

COMP 是环路唯一的模拟主通路：补偿网络必须贴 IC；COMP 到光耦/补偿件的走线不要跨越开关节点；隔离设计里光耦下方的初级地要干净（它同时是驱动返回的邻居）。COMP 上的走线寄生电容会与 RCOMPp 形成额外极点——走线长 10 cm 的杂散 (~10 pF) 与 10 kΩ 已经形成 1.6 MHz 极点，尚远；但与 100 kΩ 级 TL431 上拉就压到 16 kHz——高阻节点 + 长走线 = 环路设计计算失效（本库推导示例）。

4. 电源与外围推荐（DS §8.3 全口径 + 落地）

• VCC/VREF 旁路：0.1~1 µF 陶瓷就近引脚；离线应用 CVCC 另配大电解保启动（两电容并联，陶瓷管高频）。
• ISENSE RC 滤波：时间常数远低于最小导通脉宽（本例 0.42 µs vs 1.14 µs，注意不是越宽越好——滤波极点也在延迟预算里）。
• OUTPUT 钳位：对地肖特基（防负脉冲馈入振荡器，DS 点名）+ 对 VCC 肖特基（防过冲）；栅源泄放电阻 10 kΩ（UVLO 期间防杂散漏电流半开通）。
• VCC 高输入的串联电阻：VIN 高于推荐电压时按式 (5) 算限流电阻（本库复算口径：R ≤ (VIN(min)−VCC(max))/(I工作+Qg×fSW)）。
• 外部软启动（业界标准三元件）：VREF→RSS→CSS，节点经三极管抬 COMP；t_SS ≈ RSS×CSS×ln(5/(5−V目标))——按目标软启时间反推，实测占空比包络定稿。

5. 量产检查清单

精炼要点

上一级：UC3842