NCP1622 — 04 设计要点、常见陷阱与故障排查

手册依据：onsemi NCP1622/D Rev.5；标注“经验/推断”处为工程惯例或库内推断，与 DS 事实分开。本篇对标 TI “Layout Guidelines + Application Curve/Debug” 体例：陷阱（机理→现象→测量→对策）→ 排查流程树 → 布局要点 → 量产检查清单。

本篇总结

1. 第一陷阱在选型表而不是电路图：默认 AEA 版没有 Skip 也没有 Brown-out；L2 组（ton,max）决定低线功率能力——量产待机/低线指标不达标，先查订购码。
2. CS/ZCD 是全片最敏感的脚（ZCD 阈值才 +40/−50 mV typ）：布局把它的走线当成“毫伏级小信号”对待，谷底误判、误 OCP、误 OVP2 一大半源于此。
3. CrM 的频率是“活的”：EMI/磁损按最低频率（本例 33 kHz 附近）设计，过零高频尖峰与工频同步摆动是固有现象，不要按定频机器的经验去调滤波器。
4. 保护动作均为打嗝而非停机失效：OVS 800 µs、OVP2 800 µs 重试、看门狗 200 µs——现场“周期性异常动作”先对照这三个定时器再排查。
5. Brown-out 与辅助绕组架构互斥（DS 红线）：Vaux 供电的机型买 [C**]/[D**] 版是选型事故。
6. 轻载 VCC 掉电循环、FB 高阻节点漏电、母线电容压电啸叫，是 CrM+Skip 方案的三大常见现场问题。

1. 常见陷阱（陷阱→机理→现象→测量→对策）

陷阱 1：版本买错——“我的待机怎么降不下去/低线怎么带不动”

• 机理：Skip 只在 [B**]/[D**] 版本存在，Brown-out 只在 [C**]/[D**]；默认 AEA 两者皆无。L2 组别（A~L）决定 Vctrl,th 与 ton,max，E 默认 12.5 µs——输入下限 85 VAC 的机型用 E 组可能 ton 顶死（03 步骤 4）。
• 现象：电路完全正常，唯独轻载输入功率比目标高（无 Skip）；或 85~90 VAC 满载输出掉压/限流（ton,max 不足）。
• 怎么测：查封装印字反查订购码（AEA 印 A5A）；示波器看轻载 DRV——无 Skip 版是均匀的 ~33 kHz 脉冲串，有 Skip 版是簇状突发。
• 怎么解：按需求重选码：待机→B/D，低线保护→C/D，低电压重载→J/K/L（30 µs）组。版本特性 DS 表 1~3 是唯一依据。

陷阱 2：轻载陷入“启动-掉电”循环（VCC 塌陷）

• 机理：进入 Skip/深折返后开关占空比骤降，辅助绕组补给随之减少；若 C_VCC 太小或启动电阻太弱，VCC 跌破 9.0 V（VCC,off typ）→ UVLO → 重启。
• 现象：空载/轻载下 VCC 锯齿状在 9~17 V 之间摆动，输出电压打嗝，待机功率反而偏大。
• 怎么测：示波器双踪 VCC 与 DRV，看 VCC 跌落时刻与 Skip 突发的关系；量 VCC 纹波是否进入 9.5~9.0 V 危险区。
• 怎么解：加大 C_VCC（按 ICC,op1 0.5 mA × 突发间隙核算，03 步骤 9 校验式）；或辅助绕组匝数加 1~2 匝抬高 Vaux；[A] 版 8 V 迟滞对此有利——迟滞大，C_VCC 可以小。

陷阱 3：谷底误判 / 误 OCP（CS/ZCD 拾扰）

• 机理：ZCD 阈值 +40/−50 mV、OCP 400 ns 消隐——DRV 以 0.8 A 峰值电流在几十 ns 内搬运栅电荷（di/dt 极陡）、地弹、母线 dv/dt 都会在该毫伏量级上引起误判。
• 现象：谷底开通位置漂移（效率不稳）、轻载频率折返曲线毛刺、满载误 OCP 打嗝、极端时看门狗介入导致频率异常。
• 怎么测：示波器看 CS/ZCD 脚波形与 DRV 上升沿的相对位置：正常应稳定落在漏极振铃谷底；拾扰时 ZCD 边沿抖动或提前。
• 怎么解：CS/ZCD 走线短、远离 DRV 与开关节点，Rsense→CS/ZCD 用 Kelvin 接法；Ccs（47~100 pF）就近 IC；GND 单点（布局节）；确认 Rcs1/Rcs2 阻值与桥比（桥比错也会让波形电平错位）。

陷阱 4：EMI 扫描“频谱拖尾”——频率随工频摆动

• 机理：CrM 频率随瞬时输入电压/负载连续变化（本例 33~89 kHz 摆动 + 高线过零瞬时冲高）：传导扫描看到的是包络拖尾而非定频谱线；重载高线过零点附近频率瞬时很高（谷底开通把开通时刻对齐振铃，等效频率被寄生振铃周期限幅，推断）。
• 现象：传导测试低频段（30~200 kHz）出现宽带包络，单点抑制滤波收效差；不同负载/相位下扫描结果漂移。
• 怎么测：示波器无限余辉拍 DRV 频率-时间轨迹，对照扫描频谱包络；确认最低频率点（高线线峰值凹陷 ~33 kHz）。
• 怎么解：EMI 滤波器截止频率按最低开关频率设计（经验：fc ≤ fsw,min/10）；接受摆动是 CrM 属性，把整改精力放在滤波器与布局上；若应用对频谱纯度苛刻，这是选 CrM 还是定频 CCM（NCP1654）的架构级决策。

陷阱 5：音频噪声（可闻啸叫）

• 机理：三个来源：① Skip/深折返的脉冲簇重复频率落入 0.2~20 kHz（突发节拍由 Vctrl 充放电决定，DS 未给公式，推断）；② 母线/陶瓷电容的压电效应被 100 Hz 纹波与突发节拍激励；③ 折返频率扫过音频段（33 kHz 下限在音频上沿，接近但通常可闻边缘）。
• 现象：轻载/待机时整机“滴滴”或“嘶嘶”声，随负载变化。
• 怎么测：频谱仪/手机 APP 找主频：几百 Hz~几 kHz → 突发节拍；33 kHz → 电器件振动谐波；100/120 Hz → 纹波机械力。
• 怎么解：突发节拍噪声——确认 Skip 版本与 VSKIP 段外围无异常，调整后级最小负载/假负载把工作点抬出突发区（经验）；压电噪声——换直流偏置特性好的电容（如 C0G/薄膜）或改并联电解；纹波噪声——查 Cbulk ESR 与结构固定。

陷阱 6：OVP2 误触发——“正常电压也打嗝”

• 机理：OVP2 阈值 = VREF,OVP2(3.175 V)×(1/KCS)。桥比做大（如 1/130 → 名义 413 V）会逼近快速 OVP 417 V 甚至更低；再叠加电阻公差，正常母线高纹波时越过阈值。CS/ZCD 节点漏电/受潮也会抬高 VCS 读数。
• 现象：800 µs 节奏的规律性打嗝（tRST(OVP2) typ 800 µs），DRV 停发；FB 各脚电压却正常。
• 怎么测：退磁期看 CS/ZCD 电平（应 = Vout/138 ≈ 2.83 V @390 V）；打嗝周期用示波器量——规律 800 µs 即 OVP2 指纹。
• 怎么解：桥比只能往小做（触发电压往高做，03 步骤 7 级差校验）；Rcs1 用两颗串联分压防漏电；清洁/三防处理 CS/ZCD 节点。

陷阱 7：FB 高阻节点漂移（输出电压随湿度/时间变）

• 机理：FB 上分压 3.86 MΩ 级、电流仅 100 µA——PCB 表面漏电（助焊剂残留、灰尘+湿气）泄漏的几十 nA 就造成 0.1% 级输出偏移；FB 偏流本身 200 nA typ 也占 0.2%。
• 现象：输出电压缓慢漂移、批次/环境相关；严重时漏电流路径分压 → DRE/软 OVP 提前动作（输出被压低）。
• 怎么测：断电测 FB 节点对周围网络的绝缘电阻；不同湿度下对比输出电压。
• 怎么解：FB 节点下不放通孔、加大与其它网络的爬电距离、清洗+三防；分压电阻改玻璃釉/防硫化型号（经验）；输出精度预算里给偏流留 0.2%。

陷阱 8：旁路二极管短路——“MOSFET 没坏却一直低频打嗝”

• 机理：旁路二极管（整流桥→Cbulk 的浪涌分流管）短路后，退磁路径异常、电流逐周期累积 → OVS（750 mV = 150% OCP）触发 → 驱动禁用 800 µs（tWDG(OS)）→ 低占空比打嗝。这是 DS 设计的预期行为，不是 IC 坏。
• 现象：带载能力骤降、周期性异常动作、IC/MOS 不烫（低占空比限热起了作用）。
• 怎么测：断电二极管档测旁路二极管双向导通；看 DRV 停发间隔 ≈800 µs。
• 怎么解：换旁路二极管；生产线把它列为浪涌测试（Surge）后的必检项（经验）。

陷阱 9：Brown-out 版本用在 Vaux 架构上

• 机理：DS 明确 [C**]/[D**] 的 Brown-out 按“漏极检测 Vin”设计，不得用于辅助绕组供电架构——信号来源不对，阈值没有意义。
• 现象：低线行为异常：该启动不启动、或不该停时停；Vaux 架构下 Brown-out 比较器读数与输入电压无关。
• 怎么测：核对版本（L1）与供电架构的对应表（01 §3）；Vaux 供电机型测 BONOK 相关行为随输入电压的变化。
• 怎么解：Vaux 架构需要“brown-in”行为时依靠 UVP 提供后备保护（DS 口径）；要真 Brown-out 就用漏极检测架构（CS/ZCD 桥）+ [C/D] 版。

陷阱 10：地与热——“小封装大电流”的物理核算

• 机理：DRV 灌电流 0.8 A 走 GND 回路，与毫伏级检测共地必串扰；TSOP-6 RθJA 145 °C/W、PD 550 mW @70 °C——IC 静态 2 mA×18 V + 驱动损耗（Qg×VDRV×f×~0.5）在大管高频下逼近预算。
• 现象：满载 TSD 周期性停机（150 °C 起控、100 °C 恢复，间隔随负载）；或轻载波形毛刺随 DRV 位置同步。
• 怎么测：IC 表面温度（红外）>100 °C 即进入危险区；TSD 动作时 DRV 停发、VCC 正常——与 UVLO（VCC 掉）区分开。
• 怎么解：铺铜+多过孔给 GND/DRV 回路降热阻（RθJA 是测试板值，实际布局决定一切，经验）；降驱动损耗选小 Qg 管/降 fsw；确认 TSD 是否被驱动回路串扰“误触发”（比较 TSD 时刻与负载）。

陷阱 11：漏极检测架构省掉旁路二极管——上电就打嗝

• 机理：漏极桥检测架构的浪涌路径必须由旁路二极管提供（整流桥→Cbulk 直通，不过电感）。省掉它，上电浪涌经 L→MOSFET 体二极管给 Cbulk 充电，电感大电流+体二极管路径不受控；更糟的是每次上电 OVS 都可能介入（电感饱和-like 波形）。
• 现象：每次插电“咔”一声后 DRV 打嗝若干拍才启动；浪涌测试（Surge/Inrush）烧桥或烧 Rsense。
• 怎么测：上电示波器抓 Cbulk 充电波形与 I_L：正常（有旁路管）应快速斜坡到输入峰值；异常则看到振荡/限流拍。
• 怎么解：恢复旁路二极管（选浪涌额定大的）；板上它的短路故障由 OVS 提供后备保护（DS 设计如此），不要采用“靠 OVS 打嗝承受浪涌”的省料做法（经验）。

陷阱 12：测量行为改环——“表一搭就变的故障”

• 机理：DS 明确警告 VCTRL 不得外部驱动或下拉；常见误操作：用低阻万用表笔搭 VCTRL（相当于给补偿节点并联负载/注入），或探头地线夹在功率地上引入地环路。
• 现象：探头一搭，输出电压/纹波/PF 变化；拔掉探针“故障消失”。
• 怎么测：对比有无探针两种状态的关键波形（VCTRL/FB/DRV）；探头用 10:1 高阻档、地线尽量短（或用弹簧地）。
• 怎么解：三个关键节点（VCTRL/FB/CS/ZCD）设计时就预留专用测试点；万用表测 VCTRL 用 10 MΩ 档并接受读数漂移；示波器地环从源头避免（布局节第 8 条）。

2. 现象速查表（先对指纹，再进流程树）

3. 故障排查流程树

无输出/停机
├─ VCC < 9.5 V？
│  ├─ 是 → 启动电阻/C_VCC/辅助绕组问题 → 陷阱 2 流程（VCC 锯齿=掉电循环）
│  └─ 否 → 下查
├─ IC 表面 >100 °C 或周期性停发？ → TSD → 陷阱 10
├─ DRV 停发间隔 ≈800 µs？
│  ├─ 是 → OVS 或 OVP2 打嗝 → 量 CS/ZCD 电平分辨（陷阱 6 / 陷阱 8）
│  └─ 否 → 下查
├─ FB 电压正常（2.5 V）？
│  ├─ 偏低/0 → FB 分压开路→UVP（安全侧停机）→ 查 Rfb1/焊点
│  └─ 正常 → 下查
└─ 谷底开通正常？
   ├─ DRV 沿不在振铃谷底 → CS/ZCD 拾扰/桥比错 → 陷阱 3
   └─ 正常 → 输出电压偏差 → FB 分压精度/漏电 → 陷阱 7

输出电压异常
├─ 偏高且打嗝 → 软/快 OVP 在动作 → 查 FB 分压与 DRE 条件
├─ 偏低+轻载频响差 → 折返/Skip 边界 → 查 VCTRL 波形与版本（陷阱 1）
└─ 随环境漂移 → FB 节点漏电 → 陷阱 7

EMI 超标
├─ 低频宽带包络 → CrM 频率摆动属性 → 陷阱 4（滤波器按 fsw,min 设计）
├─ 单峰 33 kHz → 折返下限/高线凹陷 → 磁损与滤波复核
└─ 高频尖峰 → 谷底丢失/驱动振铃 → 陷阱 3 + RG/布局

4. 布局要点（Layout Guidelines）

1. 驱动回路最小化：DRV→RG→MOSFET G→S→Rsense→GND 围成的面积压到最小；灌电流 0.8 A、上升沿 ns 级，回路电感直接变成地弹与振铃。
2. CS/ZCD 按“小信号”对待：Rsense→CS/ZCD 走线 Kelvin 化；Rcs1（高压端）与 Rcs2/Ccs 就近 IC；该网络周围 5 mm 内不放 DRV/母线走线（经验值）。
3. 单点地：信号地（FB/VCTRL/Ccs）与功率地（Rsense）在 IC GND 脚汇合；VCC 去耦电容（100 nF + 10 µF）紧贴 VCC-GND。
4. 高压间距：Rcs1（649 k 跨漏极 390 V）、FB 上分压（3.86 M 跨 ~387 V）按爬电距离布板，串联电阻分摊压降；Rcs1→Rcs2 节点（CS/ZCD）下不放通孔。
5. VCTRL 补偿网络（47 k/1 µF/0.15 µF）离 IC 近、离 DRV 远——它是一个高阻积分节点，容性拾扰=环路异常。
6. 热：GND/DRV 侧铺铜+过孔阵列；TSOP-6 引脚框是小封装热瓶颈，不能依赖芯片自身承受。
7. 母线功率路径：Cbulk→电感→二极管→MOSFET 环路面积最小化（100/120 Hz 大电流 + 高频三角形电流叠加）。
8. 测试友好：CS/ZCD、VCTRL、FB 各留一个测试点（高阻探头）——这三个节点是排障的主要检查点（对应 §2 流程树）。

5. 量产检查清单

精炼要点

上一级：NCP1622