NCP4307 — 02 内部框图与工作原理

依据 NCP4307/D 应用信息（§9）与内部框图（图 6）。图为手册原版翻拍；“推断/业界经验”处为手册未明说的工程判断。

本篇总结

1. NCP4307 的本质是一只“看漏极电压行事的二极管仿真器”：漏极变负（体二极管导通）→ 开通；漏极压降爬回 0 mV → 关断；两次导通之间的所有时间 → 用定时器和斜率判据将假信号排除。
2. 全部信息只来自一个采样点（CS = SR 管漏极），所以判据做成了三层：时间层（最小 tON/tOFF 消隐）、斜率层（−dV/dt 要求 3.0 V→0.5 V 快速跌落）、干预层（TRIG/DIS 触发/封锁）——每种寄生场景各有一层防护。
3. 供电是“三源择优”：外部电源、V_CCH 电流源（优先）、CS 自供电电流源（105 mA typ）；UVLO 4.0/3.5 V（typ）之下整机降到 50 µA 级。
4. 关断通道的硬件配置（0 mV 阈值 + 15 ns 延迟 + 0.5 Ω/7 A 灌电流）全是为了把“电流真正到零”之前的导通时间吃满——这是效率的最大来源。
5. −dV/dt 判据不是电平检测而是斜率表：测 2.5 V 跨距（3.0→0.5 V）的穿越时间，短于 15~45 ns（按版本）才算“初级开关真的关断了”。慢速跌落（振铃谷、轻载缓慢上升）一律不放行。
6. LLD 轻载检测是“防倒灌 + 防假关断”的双保险：轻载时降到 185 µA typ，退出时用 t_LLD_EXIT_BLK 消隐躲过突发模式第一拍的深振铃。
7. 正激应用还有第四层：WA 版触发封锁——用续流管的导通状态直接“锁死”正激位 SR 的开通请求。

1. Overview：先建立一张总图

把 NCP4307 想象成一个只看一个信号、但把它看四遍的裁判。信号是 SR 管漏源电压 V_DS（CS 脚），四遍分别是：

• 电平看两遍：低于 −85 mV（typ）？→ 该开通了。高于 0 mV？→ 该关断了；
• 时间看一遍：这次动作离上次动作够久吗？→ 最小 tON/tOFF 定时器；
• 斜率看一遍：电压变化得够快吗？→ ±dV/dt 检测器；
• 外观看一遍：初级那边怎么说？→ TRIG/DIS 脚。

四遍都过的动作才被执行。这就是它能在振铃横行的次级功率节点上稳定工作的全部秘密。

先看典型应用图（DCM/CCM/QR 反激，手册图 1）：

低侧配置下 SR 管 M1 串在次级回流路径：漏极接绕组、源极接次级地。CS 直接接漏极，DRV 接栅极，GND 开尔文接源极——三根线就是全部信号路径。

2. 内部架构走读（图 6，按信号流）

按“信号从左到右”的顺序走一遍：

1. CS 检测块（左中）：CS 脚进来先过四个判据，输出四根旗线给控制逻辑——CS_ON（< −85 mV，请求开通）、CS_OFF（> 0 mV，请求关断）、CS_RESET（> 0.5 V，给最小 tOFF 定时器当起跑/复位线）、−dV/dt（快速跌落旗）。
2. 最小 ON / OFF 时间产生器（左上/左下）：两只带 INT_ADJ（档位微调）、RESET、ELAPSED、EN 端口的定时器。RESET 端口的存在是关键——最小 tOFF 定时器可以被 CS_RESET 比较器反复重触发（振铃一次重置一次，见 §6）。
3. 电平比较器 + dV/dt 比较器（左下）：处理 TRIG/DIS 脚，输出 TRIG 与 +dV/dt 两个旗。
4. Disable detection 块（中下）：把“TRIG 高电平持续多久”变成禁止指令（100 µs typ 门槛）。
5. 控制逻辑（中央）：把上述全部旗线按时序仲裁，输出一根 DRV 命令。
6. DRIVER（右上）：2 Ω/0.5 Ω、2 A/7 A 图腾柱，钳位 10 V（typ），DRV 命令 → 栅极。
7. LLD detection（右上角）：监测 CS 电平计时（100 mV / 100 µs），向控制逻辑发 DISABLE 旗（注意：LLD 的“禁止”是省电不锁死，退出有专门流程）。
8. V_CC management/UVLO（右下）：监视 V_CCL，欠压时把整机拉回 START 态。
9. 两只 Current source + TSD（右下/左下）：分别从 V_CCH 和 CS 取电给 V_CCL 充电，各带热关断（供电块 170 °C typ）。

看懂这张图的关键：控制逻辑本身没有“智能”，它只是一张状态机——真正的判据全部前置在 CS 检测块和两个定时器里，而且每条旗线都有明确的优先级顺序（TRIG 高于 CS，但处于触发消隐窗期间时让位于消隐；UVLO 优先级最高）。这个结构决定了调试方法：出问题时先把四根旗线的状态理清楚（04 篇排查树）。

3. 供电系统：三源择优 + 深度休眠档位

为什么搞三个电源入口：SR 芯片装在次级，供电天然尴尬——低侧配置有输出电压可用（但宽输出时电压忽高忽低）；高侧配置（SR 管在正线）下输出电压对芯片地是“悬”的，不能用；于是 DS 给出三条路（图 56/57）：

内部择优逻辑：V_CCH 电流源优先（损耗低），V_CCH 电压不够才用 CS 电流源；激活阈值 V_CCL_SB_A / 去激活阈值 V_CCL_SB_D 构成迟滞（FA/AA/WA：4.7/5.2 V typ；FB：8.9/9.4 V typ），防止在阈值附近反复开关。DS 还埋了一个细节：即使 V_CCL 充足，V_CS 走高的瞬间 CS 电流也会短时激活——用 CS 支路“泄流”压低 SR 管漏极电压过冲（推断：类似有源钳位泄放，手册称 beneficial to limit voltage overshoot）。

功耗的四个档位（全部带实测条件）：

这套阶梯就是“自动轻载禁止”与“待机功耗”指标的硬件基础：从 12 mA（驱动大管满频）到 45 µA（禁止态）相差三个数量级，待机规格怎么写都有余量。

3.1 驱动输出与上电细节（容易忽略的四个数）

• 边沿速度：C_DRV = 10 nF 下 t_R = 60 ns typ / t_F = 25 ns typ（10%↔90%）——上升明显慢于下降，与“灌强拉弱”一致；C_DRV 越大越慢，所以大 Q_g 管子要把 t_F 算进交叉导通预算（04 篇陷阱 8）。
• V_DRV_MIN：V_CCL = 3.8 V 时驱动仍输出 3.6~4.0 V——驱动幅度在钳位以下跟随 V_CCL（V_DRV ≈ V_CCL − 0.2 V 量级），UVLO 附近不会出现“半开”栅压（推断：由 V_DRV_MIN/V_DRV_MAX 两行参数的包络得出）。
• t_DRV_ON_MAX = 4 ms：单次导通脉冲的硬件上限。异常长导通（比如 CS 一直停在负压的系统级故障）会被强制终结——最后防线，正常工作永远碰不到它。
• 启动延迟 t_START_DEL = 55 µs typ / 80 µs max（V_CCL 从 0 升到 UVLO+1 V、上升率 10 µs 条件）：上电后 SR 系统有几十 µs 不接管，此窗口内次级全靠体二极管——软启动浪涌期效率低是设计内行为，不要误判为故障。

3.2 无供电也压死 DRV

DS §9.1 的一个容易被低估的细节：DRV 脚在 IC 完全没有供电时也被保持为低。物理场景：SMPS 工作中 SR 管漏极不停上下摆动，经漏-栅电容 C_gd 耦合，栅极会被“泵”出正电压——若没有这个钳位，V_CCL 建立之前的每个漏极沿都可能假开通 SR 管。这是“启动瞬间炸不炸”级别的差异，也是布局上 C_gd 之外唯一的防线（推断：该功能由驱动级低侧管的无源/有源下拉实现，DS 未给出内部电路细节）。

4. CS 电流检测：0 mV 判据与寄生压降的战争

4.1 检测的是什么

低侧配置下 CS 测的就是 SR 管 V_DS。次级电流通路：绕组 → 漏极 → 沟道/体二极管 → 源极 → 次级地。初级关断瞬间次级电流建立，先走体二极管（V_DS ≈ −0.7 V）→ CS < V_CS_ON（−85 mV typ）→ 开通 SR，压降从 −0.7 V 跳到 −(I × R_DS_ON)（毫伏级）。此后 CS 持续监视，压降爬回 0 mV（V_CS_OFF）→ 关断。

0 mV 关断的效率核算（DS §9.1 的对比，代入数字）：R_DS_ON = 1 mΩ 的 SR 管，若关断阈值 −10 mV（竞品典型区间 −10~−5 mV），则电流降到 10 A 时比较器才动作——最后 10 A 必须由体二极管独自承担 0.7 V 压降，瞬时损耗 7 W；NCP4307 的 0 mV 判据让导通一直持续到电流真正归零。这只“最后一段”在大电流适配器里就是实实在在的效率差。

4.2 寄生压降：为什么“看起来像正压”

理想情况 V_CS = −I × R_DS_ON，永远负到零。但 DS 图 59/60 揭示真实情况：漏极、源极的键合与封装有电感（示例合计 1.5 nH），检测电压是三项之和：

$$V_{CS} = \underbrace{-I \cdot R_{DS\_ON}}_{电阻项，负} + \underbrace{(L_{DRAIN} + L_{SOURCE}) \cdot \frac{dI}{dt}}_{电感项，导通期 dI/dt<0 \Rightarrow 推向正}$$

反激次级电流是下降三角：导通期大部分时间 dI/dt < 0，电感项把总压降往正方向顶。看手册图 60 的实测（65 kHz 反激、4 mΩ、1.5 nH、I_pk ≈ 15 A）：

• 电流峰值 15 A 时：电阻项 −60 mV，电感项 +4.8 mV（按 3.2 A/µs），净 −55 mV——正常导通；
• 电流降到约 1.5 A 时：电阻项 −6 mV，电感项仍 +4.8 mV，净压降逼近 0 mV → 关断比较器提前动作；
• 图中 Real turn-off 比 Ideal turn-off 提前约 0.6 µs，这 0.6 µs 里约 1.5 A 倒给体二极管：多耗 ≈ 0.7 V × 1.5 A × 0.6 µs × 65 kHz ≈ 41 mW——量级不大，但它说明选 SR 管必须看封装电感参数，只盯 R_DS_ON 会漏掉“提前关断”这条暗损耗。

电感项之外还有更危险的一项：次级电流常伴随 dI/dt 极高的振铃，即使电流方向正确，振铃也能把压降瞬时抬升为正——SR 控制器若不设防，导通中途就被“假关断”。这正是 §5 消隐机制的适用场景。

4.3 三只比较器的分工

注意 V_CS_RESET = 0.5 V 的取值逻辑：它必须高于振铃谷可能到达的“0 附近”、低于初级关断后漏极平台（数十 V）——这样“V_CS > 0.5 V”才能可靠区分“在平台期（计时有效）”与“掉进振铃谷（计时重置）”。

5. 最小导通时间生成（t_ON_MIN）：盖住开通过程的噪声

动机：SR 管开通瞬间，漏极从 −0.7 V 弹到毫伏级负压，这一跳与漏感/C_oss 振铃叠加，CS 上出现一串又深又快的毛刺——第一下就可能冲破 0 mV 阈值造成假关断。

两层消隐结构（DS 图 61/62）：

1. 初始消隐 t_ON_INIT_BLK（55/90/200 ns 三档，±（−20%/+30%）或 ±15%）：期间关断比较器完全被忽略——这一段要盖住 SR 管的机械开通时间（栅压爬升 + 沟道建立）；
2. 部分消隐 t_CS_OFF_BLK（105~600 ns 八档）：初始消隐之后、t_ON_MIN 区间结束之前，关断请求必须连续持续超过 t_CS_OFF_BLK 才被执行——真正的关断需求（电流真的反向/初级真的开通）是持续的，振铃毛刺是纳秒级的，用持续时间区分。

反向电流保护：即使 t_ON_MIN 还没走完，只要“高于 0 mV 的状态”撑过 t_CS_OFF_BLK，驱动就关——比如初级管在最小导通时间内突然开通（CCM 交叉场景，DS 图 63），反向电流不会等到 t_ON_MIN 到期才被处理。手册的表述很有分寸：它说这“显著降低并减轻直通的风险与影响”，而不是“消除”——几 ns 级的直通仍可能发生，只是被压到无害量级（推断：因为关断通道本身只需 15 ns 检测 + 驱动下降 25 ns typ）。

设计含义：t_ON_MIN 应设得比所有工况下导通期开始时的电流振铃更长；长于必要值没有惩罚——因为部分消隐机制保证导通期内仍可被安全关断。这是 NCP4307 消隐架构比“固定最小导通时间”更灵活之处：最小时间只是“不允许早于它关断”，不是“必须维持到它结束”。

6. 最小关断时间生成（t_OFF_MIN）：振铃未衰减则比较器不恢复

动机：导通相结束后，漏感与 SR 管 C_oss、结电容谐振，漏极电压在平台附近振铃，谷值可能冲到 −85 mV 以下——ON 比较器会把它当成“体二极管又导通了”，假开通一次（轻则效率损失，重则与初级直通）。

带复位的定时器（DS 图 61/62 的精髓）：V_CS 升破 V_CS_RESET（0.5 V typ）→ 定时器开始计时；计时中 V_CS 跌破 0.5 V → 定时器清零；再次升破 → 重新开始计时。如此往复，直到 t_OFF_MIN 在“V_CS 持续高于 0.5 V”的条件下完整走完一次，ON 比较器才恢复工作。相当于只有在“V_CS 持续高于 0.5 V 满 4 µs（FA 版）”后才允许恢复开通，期间任何一次振铃谷跌破 0.5 V 都使计时清零重来。

设计约束：t_OFF_MIN 必须长于振铃衰减周期（几到几十个振铃周期，按 Q 值）。代入典型值：次级漏感 50 nH + C_oss 470 pF → f_ring = 1/(2π√(LC)) ≈ 1 MHz，衰减 3~5 周期 → 需要消隐 3~5 µs → FA 版 4.0 µs 档正好。

副作用与解药：t_OFF_MIN 必须长，但不能长过“上次关断到下次该开通”的最短间隔。低 V_OUT（USB-PD 5 V 档）时初级导通时间只有 0.2~0.5 µs（高线），若下一周期开始前 4 µs 还没走完，SR 整个周期不开通、电流全走体二极管——这就是 −dV/dt 检测存在的理由，见 §7。

7. −dV/dt 开通检测：一只“斜率表”

7.1 要解决的问题

DS §9.6 场景：USB-PD/快充这类宽输出适配器，5 V 档高线时初级导通时间极短（可短于退磁后振铃周期）。时间线变成：次级导通 4.5 µs → 振铃（t_OFF_MIN 在此计时，要求 > 振铃周期）→ 下一个初级脉冲在 4 µs 计时走完之前就来了 → 按规则 SR 不开通 → 整个次级电流走体二极管（0.7 V × 10 A 级 = 7 W 瞬时）——效率灾难。

7.2 判据机理：为什么是 3.0 V → 0.5 V

DS 的判定：CS 电压从 3.0 V（V_CS_DVDT_H）跌到 0.5 V（V_CS_DVDT_L）所用时间短于 t_CS_−DVDT（版本档位 15/25/35/45 ns），即检出“高负 dV/dt 事件”，其效果是把还在计时的 t_OFF_MIN 提前作废，ON 比较器立刻恢复工作，等 V_CS < −85 mV 就开通。

为什么这样设计（这是本 IC 最精巧的一处，机理展开）：

1. 它测的是斜率，不是电平。2.5 V 跨距 ÷ 穿越时间 = 平均斜率。斜率门槛 = 2.5 V ÷ t_CS_−DVDT：45 ns 档 → ≈56 V/µs；25 ns 档（FA，OPN 表记 24 ns）→ 100 V/µs；15 ns 档 → 167 V/µs（此换算为推断，DS 未直接给出 V/µs 数字）。
2. 为什么窗口下沿在 0.5 V 而不是 0 V：检出后要立刻放行 ON 比较器，而 ON 比较器要等 V_CS < −85 mV。0.5 V 的下沿让“放行”发生在“开通”之前一点点，两者之间的时序余量就是防止漏检（推断：若下沿太贴近 0，快速跌落可能一步跨过窗口而不被取样）。
3. 为什么上沿要 3.0 V 这么高：起到“武装（arm）”作用——只有先爬到 3 V 以上、再快速跌落的事件才算数。初级关断沿是满摆幅跳变（漏极从约 95 V 平台砸向 −0.7 V），必然先经过 3 V；而退磁后的振铃振幅按指数衰减，等它衰减到 0~3 V 邻域时本地振幅只剩几 V，对应斜率远低于门槛——DS 原文“初级低侧开关关断时 CS 脚的负 dV/dt 远高于退磁后振铃的斜率”就是这个意思。单阈值检测器（比如只设 0.5 V 一条线）做不到这种区分：噪声毛刺或振铃谷都会碰线。
4. 两个阈值天然构成迟滞，叠加 15~45 ns 的速度要求，等效于“又深又快的负跳变”三重特征——漏感振铃（慢）、C_oss 毛刺（浅）、缓慢上升（慢）全部排除。

7.3 与 t_OFF_MIN 的配合关系

−dV/dt 旗只缩短消隐，不直接开通。开通仍需 V_CS < V_CS_ON。这样即使斜率旗被噪声误触发，还有 −85 mV 电平判据作为后备——两层判据是“与”的关系（推断：由 DS 图 80 气泡图的状态迁移可知，−dV/dt flag = 1 后进入“Waiting for ON_CMP”分支）。

8. +dV/dt 检测（AA 版）：给 ACF 的前沿调制上锁

场景：有源钳位反激（ACF，如 NCP1568 方案）轻载 DCM、重载 ACM，负载切换时钳位管以前沿调制（LEM）方式渐入——钳位管脉冲从 200 ns 起步、200 ns 步进加长。此时若 SR 管用“正常 DCM/ACM 工况”的长最小导通时间，初级低侧管在钳位管关断后很快开通，SR 还在导通 → 初次级交叉导通（DS 图 66）。

判据：初级低侧管开通 → SR 漏极出现高正 dV/dt（从负压/零砸向高平台）→ TRIG/DIS 脚上的 +dV/dt 比较器（阈值 V_TRIG_DVDT 1.70/1.95/2.20 V）置位旗标 → 下一 SR 导通周期才被允许（或允许但把最小导通时间缩到 t_ON_INIT_BLK，图 68 的“短最小导通”选项）。

两种应对（DS 图 67/68）：

• 完全封锁：未检出 +dV/dt 就不开 SR——最安全，但漏检时效率显著下降（驱动无输出→由体二极管独自承担电流→过热风险）；
• 短最小导通放行：允许开通但 t_ON_MIN 缩到初始消隐档（55~200 ns）——交叉导通窗口被压到极小，效率损失有限。OPN 表中 AA 版记作 “Yes/Short min_ton”。

为什么这功能必须外接 RC：正 dV/dt 的检测点在 TRIG/DIS 脚，靠漏极经 C6-R3-R4-D5 网络微分耦合（DS 图 69）——芯片内部不直接承受 95 V 高压（CS 脚才有 200 V 耐压），微分网络同时完成“高压隔离 + 斜率成形”。网络设计见 03 篇步骤 6。

9. TRIG/DIS 触发/禁止：优先级最高的一条腿

速度与优先级：触发到驱动关断 t_TRIG_PD 5 ns typ（正逻辑，0→5 V、边沿 ≤5 ns 条件；负逻辑 11 ns typ）。除了 DRV 开通后 30~70 ns（typ 50 ns）的触发消隐窗（防 SR 开通噪声假触发），触发输入优先级高于 CS。CCM 里 CS 判据是“事后补救”，TRIG 是“事前预防”——DS 图 72/73 的对比：无触发时 SR 在初级 V_GS 达到阈值、次级电流开始换向后才被 CS 推着关断（压降被 dI/dt 项顶正）；有触发时 SR 在初级完全开通之前、次级电流换向之前就已关完（栅压降到 V_GS(TH) 以下），死区有保证。

一手的判别测试（DS 图 72 给出的现场方法，直接可抄）：CCM 工作下分别在“SR 使能”与“SR 禁止（TRIG 拉高）”两种状态拍次级电流与 SR V_DS 波形，两者相似 = 系统设置得当（无交叉导通）；不相似 = 关断太慢，要么加触发，要么换更快方案。

禁止模式（待机）：TRIG 拉高持续 ≥100 µs typ → 整机进禁止态（45 µA typ）；回落 ≥200 ns（t_DIS_END）→ 退出，先经 1.5 µs typ（t_DIS_REC）基准重建，再进同步流程。这个“100 µs”既是待机开关，也是雷区：任何持续拉高超过 100 µs 的信号都是待机指令（04 篇陷阱 5）。

触发封锁选项（WA 版，正激正激位专用）：把触发语义反转成“封锁”——触发有效时状态机停在“等 CS_ON”，驱动开通期间触发仍可正常关断。用途：正激变换器里正激位 SR 与续流位 SR 的交替。难点是变压器比续流期更早退磁时，部分续流电流改走正激二极管+绕组，会使正激位 SR 开通；但重构期噪声会误触发其关断比较器，导致正激导通期剩余部分由体二极管独自承担（DS 图 76 的困境）。封锁选项让正激位 SR 在续流管导通期间（续流管漏极被钳在低电位）被二极管-电阻网络锁死，续流结束才解锁（DS 图 75/77）。WA 版同时带负逻辑触发与“CS 复位电平禁用”（OPN 表 Extra 行）。

10. 轻载检测 LLD：0.5 A 档的防倒灌思想

动机：轻载/空载（突发模式、跳周期）下 SR 的两个风险：(a) 突发间隔期电流消耗白烧；(b) 突发恢复的第一拍，初级钳位电容已被放电，第一脉冲的能量先给再充电而非送次级 → 次级出现又长又深的振铃，V_CS > 0 mV 的时段超过 t_CS_OFF_BLK → 驱动被立即假关断，甚至电流反向倒灌。

判据与流程（DS 图 78/79）：V_CS > V_CS_LLD（100 mV typ）持续 t_LLD（80/100/120 µs）→ 进轻载模式（185 µA typ）；V_CS 跌破 100 mV → 启动唤醒（基准重建 t_LLD_REC ≤100 ns）；唤醒后的第一个开通请求要额外过一道判据：V_CS < −85 mV 持续超过 t_LLD_EXIT_BLK（45/100/200/300 ns 档）才放行——第一拍深振铃期间，ON 比较器的短促输出全被这道判据滤除（图 78 中前两个脉冲不足宽、第三个才动作），直到振铃退潮、真正的导通期到来。

“0.5 A 档”的含义：LLD 阈值 100 mV 对应的电流是 I = V/R_DS_ON。4 mΩ 管 → 100 mV ≈ 25 A（这不是轻载判据）；5 mΩ 管 → 20 A。真正的轻载识别靠的是时间（100 µs 内漏极电压一直没掉下来 = 没有真导通发生），而不是电流幅度——V_CS 长期悬在高电平（漏极平台）本身就是“次级没在导通”的证据。防倒灌的思想由此落地：突发模式间隙 SR 保持关断，输出电容不会通过 SR 反向放电，第一拍恢复又被 t_LLD_EXIT_BLK 保护——轻载效率与安全两者兼得。

11. 工作流程总览（图 80 气泡图）

读图方法：黑色 = 基本状态机；红色 = 最小导通时间生成；蓝色 = −dV/dt 功能；绿色 = +dV/dt 功能；紫色 = 触发封锁选项。主干环：

1. START（V_CCL 过 UVLO 或退出禁止）→ Waiting for MIN_TOFF：等漏极平台稳定（V_CS > 0.5 V 计时）；
2. RES_CMP（0.5 V）反复起跑/复位 → MIN_TOFF elapsed → Waiting for ON_CMP / −dV/dt：若启用 −dV/dt，则“快速负跳变旗”可提前终结等待；
3. V_CS < −85 mV → DRV_ON + 进入 Waiting for MIN_TON（红色分支：OFF_CMP 消隐逻辑在此运行）→ MIN_TON elapsed → OFF_CMP 或 TRIG 随时可关；
4. 关断后回到 Waiting for MIN_TOFF，循环；
5. 左下角 LLD 子环：LLD flag = 1 → 低功耗 → 唤醒 → 验脉冲宽度（t_LLD_EXIT_BLK）→ 回主干；
6. 右侧 +dV/dt 分支与紫色封锁分支只在 AA/WA 版激活。

12. Device Functional Modes（功能模式汇总）

13. 三层防误开通判据：各寄生场景由哪一层防护

把 §4~§10 的机制收拢成一张“攻击面 vs 防御层”矩阵——这是本 IC 的设计哲学所在：

读表的三条结论：

1. 时间层是主力：最常见、最高频的振铃威胁全部由固定档位消隐消化——这也是它“免整定”卖点的来源；
2. 斜率层是补充：只在“时间层放不下”的窄场景（短初级导通）出手，且不独立开通（还要过 −85 mV 电平判据）；
3. 干预层是后备防护：LLD、触发封锁、无电压死，覆盖的是“前两层物理上无法区分”的场景——此时不再依赖推测，而是依据外部事实（初级信号、导通状态、供电状态）直接裁决。

简述收束：时间层管“什么时候不许动”，斜率层管“这次是不是真的”，干预层管“别人知道的我也知道”——三层正交，才能将全部判据集中在一个采样点上。

精炼要点

上一级：NCP4307