MP6922 — 04 设计要点、常见陷阱与故障排查

对标 TI “Layout Guidelines” + 应用排障章节。每个陷阱按“陷阱 → 机理 → 现场现象 → 怎么测 → 怎么解”五段展开。手册事实与推断分级标注；数值均对照 MP6922 Rev. 1.26 电气特性表。

本篇总结

1. LLC 双通道 SR 的陷阱有一半来自拓扑本身：中心抽头两臂互为回路，任何“该关没关”都会变成双管直通——快关断（35/45 ns）+RCP（3 V/100 µs）是 IC 给的两道保险，但布局不好保险也会失灵。
2. 高频+固定 T_LL 是最隐蔽的陷阱：SOIC8/SOIC8E 的 T_LL 固定 2.2 µs，fsw 逼近 200 kHz 后重载导通脉宽也会短于它，表现为“满载反而被轻载锁闭、体二极管狂热”（机理推断，02 篇 5.4）。
3. Kelvin 不是建议是额定：PGND 对 VS 的 abs max 仅 ±0.3 V，十几安培功率电流下毫欧级共阻抗就是几十 mV——直接顶歪 70 mV 判据。
4. VD 脚的负振铃、RCP 分压比的激进度、EN 的中间态，是三个“芯片没坏但行为怪异”的经典源头，示波器各盯一个脚就能定位。
5. 排查总纲四步：电源（VDD/UVLO）→ 判据（VD/VS 波形对阈值）→ 执行（VG 对 VDS 同屏）→ 联动（TLL/RCP 触发史）。
6. 布局六条：Kelvin×2、裸盘满焊、栅回路最小、两臂镜像对称、VD 串阻就近、RCP 分压靠近芯片。
7. 量产检查清单 12 条，覆盖焊接（裸盘）、阈值（VDS 波形）、保护（TLL/RCP 实测触发）三块。
8. 热关断（150 ℃/120 ℃）是结果不是原因：SR 掉线→压降从 70 mV 变 0.7 V→热上加热，必须查根因而不是等它自己好。

1. 十个陷阱（陷阱 → 机理 → 现象 → 怎么测 → 怎么解）

陷阱 1：CCM 直通——两臂同时导通

• 机理：中心抽头拓扑中两管源极共轨，一管该关没关（判据迟、栅放电慢）时，反向电流经另一管构成回路——手册 §13.3 的“shoot-through”原文场景。
• 现象：某负载段效率突然凹陷、SR 管与变压器异热、输入电流抖动，严重时炸管。
• 怎么测：双通道 VGS1/VGS2 同屏（示波器两探头），看重叠；再同屏 VGS 与 i_SD（电流探头夹变压器引线）确认关断点在电流过零前。
• 怎么解：确认 R_GATE=0 Ω（关断总延迟 35/45 ns 的测试条件）；换 Qg 更小的管；确认 SOIC14 的 RCP 网络在位；最后核对 fsw——CCM 同步导通期勿 <1 µs（手册 §12.1 明文）。

陷阱 2：高频重载被 TLL 误锁闭

• 机理：T_LL 判据是“导通脉宽 <2.2 µs（@100 kΩ）”；fsw≥200 kHz 时半周期导通也 <2.2 µs（推断，02 篇 5.4），重载持续 120 µs 即被锁。
• 现象：满载时 SR 完全不工作（VGS 无输出）、体二极管发热剧增、效率掉 4~5 个点，但电源“还能用”——极易被误判为“SR 管坏了”。
• 怎么测：满载下测 VG1：若每周期都有 <2.2 µs 的窄脉冲随后彻底消失（且间隔 120 µs 量级），即 TLL 误锁；对照 T_LL 数值与实测导通脉宽。
• 怎么解：改用 SOIC14，R_LL 按 03 篇第 5 步调小（T_LL 必须小于重载最小导通脉宽并留裕量）；或降 fsw。

陷阱 3：轻载临界区“打嗝”——反复进出锁闭

• 机理：负载恰好卡在 T_LL/T_LL+T_LL-H（2.2/2.4 µs）判据附近，进入（120 µs）与退出（体二极管 >2.4 µs）反复交替。
• 现象：轻载效率曲线出现台阶/凹陷，输出纹波周期性变大，VG 波形“一阵有一阵无”。
• 怎么测：示波器余辉模式看 VG 包络；同步看输出纹波。
• 怎么解：把 R_LL 再调小一档让工作点远离阈值；或接受该负载段由体二极管承担整流（本就是 TLL 的设计意图）——打嗝只在“锁闭期损耗可接受”时才无害，用温升验证。

陷阱 4：RCP 误触发 / 不触发

• 机理：误触发——分压比太激进，正常换向振铃就够 3 V；不触发——分压太保守或滤波电容把尖峰抹平。
• 现象：误触发：特定负载段 VG 周期性整体消失 100 µs（T_RCP）、效率纹波状凹陷；不触发：直通事故后 RCP“毫无反应”。
• 怎么测：RCP 脚电压与 VG1/VG2 四通道同屏；误触发看振铃峰值是否压到 3 V；不触发则人为复现倒灌工况（骤降负载）看尖峰幅度。
• 怎么解：按 03 篇第 6 步重算分压比（V_trip 定在正常振铃峰之上）；滤波电容 1~2.7 nF 起调（官方图量级）；上臂电阻大时并联小电容给尖峰直通。

陷阱 5：VD 脚负振铃打坏芯片

• 机理：VD abs max −0.7 V；漏极振铃击穿 0 V 以下时钳位支路导通，无串阻则电流不受限（手册 §12.2 因此建议串阻）。
• 现象：轻则 VD 脚失效（该通道失去检测、体二极管长期承担电流、单管过热），重则整片损坏；老化测试中批次性失效。
• 怎么测：直接探 VD 脚（注意探头接地环路）看最坏振铃谷值；对照管子漏极波形。
• 怎么解：VD 串 100 Ω 级电阻就近芯片放置（03 篇第 2 步）；恶化振铃本身（吸收电路、变压器工艺）是根治，串阻是保护措施。

陷阱 6：Kelvin 布线不良——阈值漂移与两臂不对称

• 机理：PGND/VSS 与功率电流共阻抗：15 A 级电流下 2 mΩ 共线=30 mV 压降，直接叠加在 70/30 mV 判据上；两臂布线不对称则误差方向不同。
• 现象：两管温升差异大；阈值实测偏离（开通提前/关断滞后）；轻载怪象增多（判据被垫歪）。
• 怎么测：对比两管壳温（热像仪）；同屏 VD1-VS1 与 VD2-VS2 判据波形看对称性；毫欧级共阻抗用大电流注入+毫伏表压降法量。
• 怎么解：VS1/VS2 单独 Kelvin 到各自管源极焊盘；PGND 单点汇流；SOIC8E 裸盘满焊+地孔阵列（θ_JA 50 ℃/W 靠它）。

陷阱 7：突发时 VDD 掉电——UVLO 反复重启

• 机理：VDD 直连输出轨；突发间歇输出跌落，VDD<7 V（UVLO 上升 6 V+迟滞）附近抖动，SR 反复睡眠/唤醒，唤醒瞬间还可能遇上轻载判据。
• 现象：待机/轻载下输出纹波异常、待机功耗高于预期（SR 不断重启吃 4 mA 而非 600 µA）。
• 怎么测：VDD 与 VG1 长时基同屏，看 UVLO 抖动与突发包络的对应关系。
• 怎么解：加大 VDD 去耦（03 篇第 3 步 22 µF 级）；或 VDD 改由稳定的辅助源供给（8~24 V 内）；确认 EN 未被误接。

陷阱 8：消隐期内硬关——同步周期 <1 µs

• 机理：开通消隐 1 µs 内关断阈值被抬到 +100 mV 且关断变慢（手册 §12.1），CCM 下此时段内需要关断就危险。
• 现象：高频 CCM 工况下偶发直通/倒灌尖峰，与负载相关、难复现。
• 怎么测：实测每周期导通脉宽分布（示波器脉宽测量统计），确认最小值 >1 µs 且有裕量。
• 怎么解：降 fsw 或放宽磁集成设计让导通窗 >1 µs；无法避免时（300 kHz 上限附近）优先 SOIC14+小 R_LL 并强化 RCP 网络——但这是手册明文不推荐的工况。

陷阱 9：大 Qg 管让关断变慢

• 机理：关断总延迟随栅负载：35 ns（5 nF）→45 ns（10 nF）；低 r_DS(on) 管 Ciss/Qg 大，倒灌窗按 di/dt×Δt 放大（14.8 A/µs 斜率下多 10 ns=多 0.15 A）。
• 现象：换向点电流尖峰比预期大、体二极管反向恢复损耗偏高。
• 怎么测：电流探头看过零反向电流峰值，对照 03 篇第 8 步预算。
• 怎么解：r_DS(on) 与 Qg 重新折中（03 篇第 1 步）；栅回路面积压小（电感也会拖慢放电）。

陷阱 10：待机功耗超标

• 机理：设计预期“轻载锁闭→600 µA”，但若导通脉宽长期略大于 T_LL（永远差一点），IC 停在 4 mA 正常态；或 EN 被意外拉高、UVLO 边界抖动。
• 现象：空载/待机输入功率比竞品高 50~100 mW 量级，过不了 0.5 W 待机。
• 怎么测：待机下测 VDD 电流（应为 600 µA 档）；看 VG 是否已停。
• 怎么解：按实际待机工况重定 R_LL；确认 EN 状态；检查 VDD 是否在 UVLO 边界徘徊（陷阱 7 同源）。

附：开机/关机瞬态的两个小陷阱

• 开机窗口：VDD 未过 UVLO（6 V typ 上升）之前栅极被 10 kΩ 拉低，次级靠体二极管整流建压——输出爬升有所滞后是正常现象，不要误判为 SR 失效；输出软启动越慢，这段“由二极管承担整流”的时间越长，热应力可接受（电流小）但效率统计不应采用该段计算。
• EN 迟到：EN 若由系统信号在输出建立之后才拉高，前段同样纯二极管运行；EN 在 1.5~3.0 V 中间态停留期间“逻辑醒、驱动锁”，此窗口里 VG 仍应为零——量产上电时序测试要覆盖这个窗口（对应 01 篇 3.6 红线）。

2. 排查流程树

现象：效率低 / SR 管热 / 输出纹波大 / 直通
│
├─ ① 电源层：VDD 电压对不对？
│   ├─ VDD<7 V 或抖动 ──► 陷阱 7（去耦/辅助源）
│   ├─ EN 被拉低/悬空错接 ──► 查 EN 电位（<0.9 V 睡眠）
│   └─ 片温>150 ℃ 后自恢复 ──► 热关断，查热阻与损耗（陷阱 6/9 根因）
│
├─ ② 判据层：VD-VS 波形对不对？
│   ├─ 看不到 −0.5 V 体二极管导通平台 ──► VD 开路/串阻虚焊（陷阱 5）
│   ├─ 判据波形两臂不对称/垫歪 ──► Kelvin 共阻抗（陷阱 6）
│   └─ 振铃谷值 <−0.7 V ──► 串阻+吸收（陷阱 5）
│
├─ ③ 执行层：VG 与 VDS/i_SD 时序对不对？
│   ├─ VG 无输出（满载） ──► TLL 误锁（陷阱 2）→ 调 R_LL/换 SOIC14
│   ├─ VG 窄脉冲阵发性消失（轻载） ──► TLL 正常动作或打嗝（陷阱 3）
│   ├─ VG 周期性整停 100 µs ──► RCP 误触发（陷阱 4）→ 分压比
│   └─ 两通道 VGS 重叠 ──► 直通（陷阱 1）→ R_GATE/Qg/fsw 复核
│
└─ ④ 系统层：与初级控制器的配合
    ├─ 突发/待机行为 ──► 陷阱 7/陷阱 10
    └─ 频率与导通窗 ──► 陷阱 8（<1 µs 红线）

3. 布局要点（Layout Guidelines）

1. Kelvin×2：VS1/VS2 各自从对应 SR 管源极焊盘单独引线；PGND 汇流单点接地网络——±0.3 V 额定值是硬约束。
2. 裸盘满焊：SOIC8E 裸露焊盘（PGND）焊盘开窗不缩小、≥4 个过孔下地——θ_JA 50 vs 90 ℃/W 的差别全在这。
3. 栅回路最小化：VG↔栅极、VS↔源极紧贴并行；两通道回路互不交叠（防止一通道关断 dV/dt 串进另一通道栅回路）。
4. 两臂镜像对称：VD/VS/VG 三对走线对称等长——对称性直接决定两通道判据一致性与热分布。
5. VD 串阻就近芯片：100 Ω 级电阻贴近 VD 引脚放置，保护距离最短；感测线避免与栅线平行长距离耦合。
6. RCP/LL 网络靠近芯片：分压器下臂与滤波电容贴脚放置；RCP 走线短（高阻抗节点怕拾取）。
7. 功率环优先：变压器端→SR 管→输出电容的功率环路优先布置，控制线为其让出空间；输出电容组（官方 2200 µF×3）贴近 SR 源极公共点。
8. 去耦就近：VDD 电容贴 VDD-PGND 引脚；EN/LL/RCP 走线远离栅极与漏极开关节点。

（1~4 条为手册额定值+框图结构推出的硬要求；5~8 条为业界常规经验。）

4. 量产检查清单

5. 实战问答

Q1：MP6922 和两颗 MP6908 比，好在哪？ 双通道集成省面积与 BOM；两通道判据/驱动同源同步（共享 Logic）；TLL+RCP 是 LLC 专属——MP6908 的 40 mV 调节+HVC 供电是反激语境的配置。

Q2：能用 MP6922 做反激 SR 吗？ 电气上单通道可用（另一路闲置），但没有意义：反激单管选 MP6908/NCP4307 更省更对路；MP6922 的 VDD 直连输出、TLL 参数都是按 LLC 工况调校的。

Q3：12 V 输出想进一步提升效率，SR 管选更低 r_DS 行不行？ r_DS 5→3 mΩ 只省 0.70→0.42 W 的导通差，却让 Qg/延迟变差（陷阱 9）；先算死区预算与驱动损耗再决定——LLC SR 的瓶颈常在时序不在 r_DS。

Q4：示波器只有两通道，先看什么？ 先 VDD（电源层），再 VG1+VD1（判据与执行同屏）——80% 的故障在流程树 ①②③ 层就能定位。

Q5：量产后想换 SR 管供应商（同电压同 r_DS 档），要复核什么？ Qg/Ciss（延迟预算 35→45 ns 档位可能变）、Coss/体二极管特性（换向振铃与反向恢复）、封装热阻——r_DS 相同不代表关断预算相同；按 03 篇第 8 步重新做一遍倒灌核算，再用清单第 5 条实测关断时机。

Q6：RCP 触发过一次但查不到明显异常，要紧吗？ 单次触发=保险丝正常工作（100 µs 后自动恢复，期间效率低一段）；要紧的是频次——统计触发率，若随负载/温度成规律分布，说明换向应力贴着设计边界（陷阱 4 分压比、陷阱 9 管 Qg 重查）。

精炼要点

上一级：MP6922