Toshiba《Power MOSFET Electrical Characteristics》全文精译 — 电容、输出电荷与曲线读法
原文：Toshiba Electronic Devices & Storage Corporation 应用笔记《Power MOSFET Electrical Characteristics》，版权 © 2017–2023，文末版次日期 2023-01-10，共 12 页（正文 11 页 + 使用限制页）；原文未署作者、未给公开文档编号（页眉仅标 “Power MOSFET Electrical Characteristics / Application Note”）。原文 PDF：
90_资料源/平面MOS_Toshiba_ElectricalCharacteristics.pdf。 本篇为全文忠实精译：覆盖原文全部章节（静态特性表、动态特性表与 1.2.1~1.2.5、电荷特性表与 1.3.1~1.3.3、源漏特性表与 1.4.1~1.4.2）并逐图标注图 1.1~1.10。原文公式无编号，译稿按出现顺序编 (1)~(7)。第 12 页 “RESTRICTIONS ON PRODUCT USE” 为 Toshiba 标准法律条款（禁止改装/翻译/逆向工程、非预期用途免责等模板），与技术内容无关，不逐句翻译。 库内定位：00 篇 AN-1084 给出 Ciss/Coss/Crss 的定义之后，本篇往深走一层——给出 Co(er)/Co(tr)/Qoss 三个“应用口径”参数及与 C(v) 曲线的积分关系，并给出全套参数表的逐行定义，是读任何 MOSFET datasheet 电容/电荷/体二极管三张表的“字典”。
译注约定（先读）
- 四张参数表的“说明”列按原文逐行翻译；原表标注“特性因产品而异，除另有规定外 Ta=25 ℃”。
- 代入例均为译注补充（原文无数字例），逐处标注。
- OCR 字形修复集中在文末译者附注；术语首现给中英文对照。
1. 电气特性（Electrical Characteristics，原 PDF 第 3~11 页）
1.1 静态特性（Static Characteristics，原 PDF 第 3 页）
| 特性 | 符号 | 单位 | 说明（原文全译） |
|---|---|---|---|
| 栅极漏电流（Gate leakage current） | IGSS | µA | 漏源短接、栅源间施加规定电压时产生的漏电流 |
| 漏极截止电流（Drain cut-off current） | IDSS | µA | 栅源短接、漏源间施加电压时产生的漏电流 |
| 漏源击穿电压（Drain-source breakdown voltage） | V(BR)DSS、V(BR)DSX | V | 器件在漏源间保证能阻断的最大电压。V(BR)DSS：栅源短接条件下；V(BR)DSX：栅源反偏条件下 |
| 栅极阈值电压（Gate threshold voltage） | Vth | V | Vth 即“阈值电压”：源漏间流过规定电流时出现的栅电压 |
| 漏源导通电阻（Drain-source on-resistance） | RDS(ON) | Ω | MOSFET 处于“导通”状态时漏源间的电阻 |
| 正向传输导纳（Forward transfer admittance） | |Yfs| | S | 又称 gm：输出漏电流变化量与输入栅电压变化量之比，|Yfs| = ∆ID/∆VGS。它表征功率 MOSFET 的灵敏度/放大倍数，可从 ID–VGS 曲线读出 |
译注：V(BR)DSX（栅源反偏测击穿）是很多 datasheet 会省略的口径——栅源加负压时击穿电压通常更高，两张表并排出现说明该测试条件必须看清楚再比数字。
1.2 动态特性（Dynamic Characteristics，原 PDF 第 3 页）
| 符号 | 单位 | 说明（原文全译） |
|---|---|---|
| Ciss / Crss / Coss（电容） | pF | Ciss 输入电容、Crss 反向传输电容、Coss 输出电容。三者决定功率 MOSFET 的开关性能 |
| Co(er)（有效输出电容·能量相关） | pF | 一个固定电容：当 VDS 从 0 V 升到规定电压时，其储存能量与真实 Coss 相同 |
| Co(tr)（有效输出电容·时间相关） | pF | 一个固定电容：当 VDS 从 0 V 升到规定电压时，其充电时间与真实 Coss 相同 |
| rg（栅电阻） | Ω | MOSFET 的内部栅电阻 |
| tr / ton / tf / toff（开关时间） | ns | tr 上升时间、ton 开通时间、tf 下降时间、toff 关断时间 |
| dv/dt（MOSFET dv/dt 能力） | V/ns | MOSFET 关断时允许的最大漏源电压上升率 |
1.2.1 电容特性（原 PDF 第 3~4 页）
功率 MOSFET 的栅极由薄硅氧化层绝缘，因此在栅漏、栅源、漏源三个端子对之间存在电容（图 1.1）。栅漏电容 Cgd 与栅源电容 Cgs 主要由栅电极结构决定；漏源电容 Cds 由纵向 p-n 结的电容决定。
对功率 MOSFET 而言，输入电容（Ciss = Cgd+Cgs）、输出电容（Coss = Cds+Cgd）与反向传输电容（Crss = Cgd）是重要特性。图 1.2 给出 Ciss、Crss、Coss 随漏源电压 VDS 的变化。MOSFET 的开关特性主要随输入电容 Ciss 与驱动电路的输出阻抗而变：栅电流瞬时地从栅流向源、给输入电容充电，因此驱动电路输出阻抗越低，开关速度越快。MOSFET 的输入电容大会造成轻载时的大功率损耗。Ciss、Crss、Coss 几乎不随温度变化。
译注补例 1（曲线读法）：同一条 Coss 曲线在 10 V 与 100 V 处可差 5~8 倍——所以 datasheet 电容表必须带测试电压条件（如 “Coss @ VDS=20 V”）。比较两只管子的 Coss 时，先对齐测试条件再比数字，否则没有意义。
1.2.2 有效输出电容（能量相关）Co(er)（原 PDF 第 5 页）
Co(er) 是按如下方式确定的固定电容：VDS 从 0 V 升到规定电压时，其储存能量与真实 Coss 相同。用 Co(er) 表达 Eoss：
$$E_{oss} = \frac{C_{o(er)}\times V_{DS}^2}{2} \qquad (1)$$
而 Eoss 又等于对电容特性曲线上的电荷量 Q=C(v)×v 从漏源电压 0 V 积分到规定 VDS 所得的值，故：
$$\frac{C_{o(er)}\times V_{DS}^2}{2} = \int_0^{V_{DS}} v\times C(v)\,dv \qquad (2)$$
因此：
$$C_{o(er)} = \frac{2}{V_{DS}^2}\int_0^{V_{DS}} v\times C(v)\,dv \qquad (3)$$
（C(v)：随 VDS 变化的输出电容 Coss 的函数。）在电源设计等场合需要计算电容性能量时使用 Co(er)。
译注补例 2：注意式 (3) 里积分号内乘了 v——低电压端的 C(v) 权重最大。所以同一条 C(v) 曲线算出的 Co(er) 通常明显大于 Co(tr)（后者见 1.2.3）。例：某管 C(v) 在 0~100 V 间从 1 nF 降到 0.12 nF，若粗略取 C(0)≈1 nF 主导，Co(er)≈(2×∫v·C dv)/100² 会偏向 0.5 nF 量级，而 Co(tr)（纯平均）只有约 0.4 nF——两者不可混用。
1.2.3 有效输出电容（时间相关）Co(tr)（原 PDF 第 5 页）
Co(tr) 是按如下方式确定的固定有效电容：VDS 从 0 V 升到规定电压时，其充电时间与真实 Coss 相同。用 Co(tr) 表达电荷量 Qoss：
$$Q_{oss} = C_{o(tr)}\times V_{DS} \qquad (4)$$
而 Qoss 又等于对 C(v) 从 0 V 积分到规定 VDS 所得的值。若下式左右两侧的充电（放电）电流相同，则充电（放电）时间也相同：
$$C_{o(tr)}\times V_{DS} = \int_0^{V_{DS}} C(v)\,dv \qquad (5)$$
因此：
$$C_{o(tr)} = \frac{1}{V_{DS}}\int_0^{V_{DS}} C(v)\,dv \qquad (6)$$
（C(v)：随 VDS 变化的输出电容 Coss 的函数。）在电源设计等场合用于时间计算。
1.2.4 开关特性（原 PDF 第 6 页）
功率 MOSFET 是多数载流子器件，因此比双极晶体管开关更快、工作频率更高。图 1.3 给出开关时间测试电路与输入输出波形。
波形中各符号的简要说明（原文逐条全译）：
- td(on)：开通延迟时间——从栅源电压上升到 VGS 的 10% 起，到漏源电压达到 VDS 的 90% 止的时间。
- tr：上升时间——漏源电压从 VDS 的 90% 降到 10% 所花的时间。
- ton：开通时间——ton = td(on) + tr。
- td(off)：关断延迟时间——从栅源电压降到 VGS 的 90% 以下起，到漏源电压达到 VDS 的 10% 止的时间。
- tf：下降时间——漏源电压从 VDS 的 10% 升到 90% 所花的时间。
- toff：关断时间——toff = td(off) + tf。
译注：Toshiba 这套定义以 VDS 摆幅为主（阻性负载口径），与 01 篇 AN608A 用 Vgs 门限 + 漏流的六段定义（式 11~16）属于同一物理过程的两种门限取法；感性负载下电流/电压先后顺序不同，两套数字不可直接互换。
1.2.5 dv/dt 能力（原 PDF 第 6~7 页）
MOSFET 开通时若漏源电压急剧上升，电压变化率 dv/dt 会在漏源间的 PN 结电容（C）上产生位移电流（图 1.4）：i = C·(dvC/dt)。该电流流过此层的电阻 Rb 造成压降 i·Rb；若压降超过寄生 NPN 晶体管的基射极正向电压（VBE），寄生 NPN 被强制导通。此时若漏源电压 VDS 很高，寄生 NPN 可能进入二次击穿（secondary breakdown），造成灾难性失效。
译注联动：与 00 篇 AN-1084 §10 机理二完全同源（Rb↔RB），此处讲的是“漏源电压斜坡”经 Cds/CDB 路径的感应开通；00 篇机理一（经 CGD+RG）见本篇 1.4.2 的对偶。
1.3 电荷特性（Charge Characteristics，原 PDF 第 8 页）
| 特性 | 符号 | 单位 | 说明（原文全译） |
|---|---|---|---|
| 总栅电荷（Total gate charge） | Qg | nC | 给栅极施加电压（从零到指定电压）所需的电荷量 |
| 栅源电荷 1（Gate-source charge 1） | Qgs1 | nC | MOSFET 开始开通（漏源电压开始下降之前）所需的电荷量 |
| 栅漏电荷（Gate-drain charge） | Qgd | nC | MOSFET 开始开通时漏源电压开始下降、栅漏电容充电，栅源电压停止上升、到达米勒平台——从该点到米勒平台结束的时段称为栅漏电荷时段 |
| 栅开关电荷（Gate switch charge） | Qsw | nC | 从栅源电压到达 Vth 起至米勒平台结束为止储存在栅电容中的电荷量 |
| 输出电荷（Output charge） | Qoss | nC | 漏源电荷 |
1.3.1 栅电荷（原 PDF 第 8 页）
MOSFET 的栅极输入端是绝缘的，因此从栅极“看进去”的电荷量 Q 是重要特性。图 1.5 给出栅电荷特性的定义。
译注： Toshiba 的 Qsw（Vth→平台结束） 与 Vishay 01 篇 的 QGS（原点→平台起点）+QGD（平台段） 划分口径不同——跨家比较“开关电荷”时务必先核对定义起点/终点，这是栅荷表最常见的读表陷阱。
1.3.2 总栅电荷的计算（原 PDF 第 9 页）
功率 MOSFET 开通期间，电流流入栅极、给栅源与栅漏电容充电。栅电荷量用图 1.6(a) 的测试电路测量：以恒流向栅极注入电流，得到图 1.6(b) 的栅源电压 VGS 随时间的波形。横轴（时间）乘以恒定栅流 iG，即得栅电荷 Qg。栅电荷计算如下：
$$Q_g = \int_0^t i_G(t)\,dt \qquad (7)$$
1.3.3 输出电荷 Qoss（原 PDF 第 9 页）
Qoss 是给漏源电容充电所需的电荷量。由于 MOSFET 的 Coss 随 VDS 变化（Q=CV），Qoss 按下式计算：
$$Q_{OSS} = \int_0^{V_{DS}} C(v)\,dv$$
其中 C(v) 是随 VDS 变化的输出电容 Coss 的函数。Qoss 等于图 1.7“电容–VDS”曲线下 Coss 沿 VDS 的积分面积。Qoss 影响开关电源等应用的效率，轻载时尤其明显。
译注补例 3：比较式 (4)/(6)：Co(tr)·VDS = Qoss，即 Co(tr) 就是“把 Qoss 摊平成常数电容”的结果。例：datasheet 给 Qoss=1.2 µC @ VDS=400 V，则 Co(tr)=3 nF；用于 QR 反激/LLC 死区计算时直接用 Qoss 或 Co(tr)，比用 Coss 表值（仅一点电压下的切线值）准确得多——硬开关下这笔 Eoss=(1/2)Co(er)VDS² 的电容损耗每周期都要交，轻载高压时不可忽略。
1.4 源漏特性（Source-Drain Characteristics，原 PDF 第 10 页）
| 特性 | 符号 | 单位 | 说明（原文全译） |
|---|---|---|---|
| 反向漏极电流（DC） | IDR | A | 沿正向流过 MOSFET 体二极管的最大电流 |
| 反向漏极电流（脉冲） | IDRP | A | 同上，脉冲口径 |
| 二极管正向电压（Diode forward voltage） | VDSF | V | 沿正向给 MOSFET 体二极管施加电流时出现的漏源电压 |
| 反向恢复时间（Reverse recovery time） | trr | ns | 规定测试条件下，体二极管反向恢复过程中反向恢复电流降到零所需的时间 trr，以及此期间的电荷量 Qrr；该期间的峰值电流为 Irr |
| 二极管反向恢复电荷（Diode reverse recovery charge） | Qrr | µC | 见上行（trr/Qrr/Irr 同一条目定义） |
| 二极管反向恢复峰值电流（Diode peak reverse recovery current） | Irr | A | 见 trr 行 |
| 二极管 dv/dt 能力（Diode dv/dt capability） | dv/dt | V/ns | 二极管反向恢复期间允许的最大电压上升率 |
1.4.1 体二极管特性（原 PDF 第 10 页）
功率 MOSFET 的源漏之间存在一个等效于二极管的电路结构。各产品 datasheet 中定义了体二极管正向电流 IDR 与 IDRP。图 1.9 给出体二极管的电流特性。其反向击穿电压与漏源电压 VDSS 相同。 关于体二极管的反向恢复时间 trr，图 1.8 给出测试电路与波形的示例。
1.4.2 体二极管的 dv/dt 能力（原 PDF 第 11 页）
体二极管在有电流流过时从正向电压切换到反向电压，会进入反向恢复状态，使漏源电压急剧上升。如图 1.10 所示，由于电压变化率 dv/dt，位移电流 i=C·(dv/dt) 流入漏栅之间 PN 结的电容 C（译注：即 Cgd/Crss 路径），电流 i 流过电阻 Rb 产生压降，进而使寄生 NPN 晶体管导通。此时若漏源电压 VDS 很高，寄生 NPN 可能进入二次击穿。与 MOSFET 的 dv/dt 情形一样，二极管可能发生灾难性失效——只是失效过程不同。
译注联动：这一节把 00 篇 §10 的两种 dV/dt 机理接到了二极管恢复场景：恢复期 dv/dt 经 Crss+RG 感应开通（机理一）+ 抽载流子空穴流经 Rb（机理二）。低 Qgd/Qgs 比与低 Qrr 管的抗扰设计见MOSFET 应用与失效全译 §7。
译者附注（全库视角）
- 库内定位：00 篇给 Ciss/Coss/Crss 定义，本篇给应用口径的 Co(er)/Co(tr)/Qoss 与积分关系（式 1~6）——07_ZVS 软开关、QR/LLC 的死区与 ZVS 能量核算、轻载效率核算直接用这三个参数；02 篇 Infineon 损耗计算恰好没有计 Qoss/Eoss 这一项，两篇拼起来才是完整的损耗清单。
- OCR 字形修复清单（txt → 原义）：
manly vary→mainly vary（原文排印笔误照录后更正）；表 1.2 表头 “Symbol Unit Unit Description” 中 Unit 重复为 OCR 问题，按表 1.3 同款四列（特性/符号/单位/说明）复原；图 1.4 内dvd/dt→dv/dt；V DSS（1.4.1 反向击穿电压处）指 BVDSS；Qoss/QOSS 大小写混用照原文；1.2.4 首段 “Figure 1.3 shows … and Figure 1.3 gives …” 两处同指图 1.3 的 (a)/(b) 两个子图，非笔误。 - 图内数值：图 1.2/1.5/1.6/1.7/1.8 的轴值与标注为译注对原 PDF 渲染页的目测读数（≈ 值），原文正文未给这些数字；曲线细节以原 PDF 为准。
- 代入例（译注补例 1~3）数字为示意值，用于示范读表与换算方法，非原文内容。
上一级：平面MOSFET