InnoSwitch3-EP — 02 内部框图与工作原理

资料来源：Power Integrations《InnoSwitch3-EP Family》Datasheet（Rev. W，2024-06）。“DS”指此手册。框图均为原版翻拍（DS 图 3/图 4，p2）。DS 只写到“能看懂怎么用”的深度；FluxLink 的编码细节与部分时序机理属 PI 专利未公开内容，本文凡超出 DS 文字的解释一律标注“推断”。

本篇总结

1. 一个封装内其实集成着两颗芯片：初级芯片（功率开关+QR/CCM 控制器+保护）和次级芯片（CV/CC 基准+SR 驱动），中间隔着 11.4 mm 爬电与 0.4 mm 隔离层，唯一的“信号桥”是 FluxLink 磁链。
2. FluxLink 传的不是模拟误差电压，而是“开关周期请求”这类数字事件——次级决定“要不要这个周期”，初级决定“这个周期送入多少能量”（按当前状态的 ILIM）。环路就此被拆成两半，各自闭合。
3. 上电顺序是精心设计的协议：漏极电流源充 BPP → ILIM 档位锁存 → V 脚线路检查 → 25 kHz 起步“Wait-and-Listen” 82 ms → 握手 → 次级接管 → 频率 11.8 ms 线性上升到 132 kHz。任一环节受阻都有定时器后备进入自重启。
4. 一个开关周期的时序由次级遥控：CCM 下次级请求下一周期前先关 SR 管（物理上杜绝共导）；DCM 下次级在 FWD 峰值（即初级 VDS 谷底）开请求窗——准谐振在次级实现，比初级检测谐振更直接。
5. 限流 ILIM 随频率上升（图 6）+ 100%~95% 抖频调制（fM=1.25 kHz）+ 轻载下限 30%：轻载自动变成“少而小”的脉冲，平均频率可以压得很低而不进音频；重载频率上去了限流自动满额。
6. 保护是“初级感知 + 次级感知 + 协议后备”三层：线路 UV/OV 与初级 OVP 在初级芯片、CV/CC 与 SR 系列保护在次级芯片、通信丢失与无请求超时由协议定时器统一处理。
7. 本文的读图主线：先分清信号流（请求脉冲链）与能量流（变压器），再逐模块看“谁在什么条件下允许下一次开关”——InnoSwitch3-EP 里几乎每个模块的输出都是“允许/禁止”。

功能模块索引

1. 架构总览：两颗芯片、一条磁链

原边芯片模块清单（DS 图 3）与职责概述：

次级芯片模块清单（DS 图 4）：

2. FluxLink 磁隔离反馈原理（本 IC 的核心机制）

2.1 物理层：引线框架就是耦合线圈

DS 原文（p3）：“a novel inductive coupling feedback scheme (FluxLink) using the package lead frame and bond wires to provide a safe, reliable, and cost-effective means to transmit accurate, output voltage and current information from the secondary controller to the primary controller.”

• 初级芯片与次级芯片各有若干引脚焊在同一条引线框架的两侧，框架段与键合线在封装内天然构成两个小回路——次级“反馈驱动器”向自己的框架回路注入脉冲电流，磁场交链到初级的“接收器”回路，初级还原出脉冲（DS 图 3 中 SecPulse/PRIM/SEC、SEC-LATCH、PRIM-CLK 就是解调出的链路信号）。
• 隔离指标由封装物理几何保证：爬电/间隙 11.4 mm、DTI（隔离层厚度）0.4 mm、跨屏障电容 CIO 仅 1 pF（typ）、隔离电阻 10¹² Ω；量产品质 100% 过 8 kVPK/1 s 耐压（VIOTM 认证值 6.6 kVPK/60 s）。这就是“反馈链路的安规 = 封装安规”，不需要光耦的 CTR 认证与空间。
• [推断] 耦合对象是“框架+键合线”的空心/骨架微电感，无磁芯——传输距离毫米级、只在封装内有效；信息以磁场为主（1 pF 的容性跨接说明电场耦合被几何设计压到很低），抗共模干扰能力由此而来。

2.2 链路层：传的是“请求”，不是“误差电压”

传统光耦链路传的是连续的模拟量（TL431 拉光耦 LED 电流），初级把误差电压拿去和锯齿波比较。InnoSwitch3-EP 完全不同（DS 各节交叉印证）：

1. 次级是环路的“主控方”：次级 CV/CC 比较器决定下一个开关周期“要不要发”——发请求（SecREQ）＝要能量；不发＝跳过这个周期。
2. 初级是“受控方”：收到请求后，初级按“当前工作状态的 ILIM”开通功率开关，电流到达限流即关断（DS 图 11 说明原文：“Once a cycle is enabled, the switch will remain on until the primary current ramps to the device current limit for the specific operating state”）。DS 还强调该算法“responds to digital feedback information immediately when a feedback switching cycle request is received”——每周期更新，没有光耦链路的积分延迟。
3. CV 的实现 = 周期密度 + 每周期能量（DS 称 ramp time modulation）：重载时多数周期被请求、且这些周期用高档 ILIM；轻载时大多数周期被禁用、被请求的周期用低档 ILIM。→ 输出电压信息被编码进“请求的疏密”（推断：请求/暂停的时间模式由次级 CV 误差状态机给出，具体映射未公开——待核实）。
4. CC 的实现 = “调节开关脉冲的数量”（DS 原文）：IS 采样电压超 35.9 mV 后，次级按输出电流调节每秒请求的脉冲数，使输出电流维持在设定值上。
5. 时序保护内建于链路：请求只在初级关断期有效（初级导通期间请求被抑制）；请求后若 ~30 ms 内没等到 FWD 负沿（tSECINH(MAX) 超时）则按异常处理；次级最小关断 tOFF(MIN)=3.38 µs 保证变压器复位。

要点：FluxLink 把“电压环/电流环的连续调节”变成了“每周期一次的数字判定”——这就是为什么它敢说 CV/CC 精度与外围无关：环里没有会漂移的模拟增益元件（光耦 CTR、TL431 偏置），只有片内基准（1.265 V/35.9 mV）。

2.3 协议层：握手、主从切换与三条后备定时器

上电协议（DS p5-6 原文时序）：

1. 初级先“盲开”：与 TOPSwitch/TinySwitch/LinkSwitch 一样，初级不等任何反馈就开始发波（用 25 kHz 起步频率+75% ILIM 的软启动约束）。
2. 次级从 FWD 或 VOUT 取电、完成握手后接管控制；此后每个开关周期均由次级决定。
3. Wait-and-Listen：初级若因线路故障/自重启恢复，会先静默 tAR（82 ms）监听——检测到两个间隔 ~30 ms 的连续次级请求，即判定次级在控制、以从模式发波；未检测到则自主以主模式发波直到收到握手脉冲。
4. 次级的复握手触发器（DS p5）：连续 8 个周期请求无应答，或连续 4 个以上周期“没请求却在开关”→ 发起第二次握手——既防 SR 管与原边共导，又防初级复位时输出过压。

三条后备定时器（全部进入自重启，AC 掉电即复位）：

2.4 环路信号链全景：从输出变化到占空比调整

把 CV 与 CC 两条链各自走一遍，“环路怎么闭合”就通了（每一步都能在图 3/图 4 里找到对应模块）：

【CV 链】VOUT ↑ → FB 分压 >1.265 V → 次级 CV 状态机把"请求"变稀/改低档 ILIM
        → FluxLink 上请求脉冲密度 ↓ → 初级接收器放行的周期数 ↓（+每周期 ILIM ↓）
        → 传输能量 ↓ → VOUT 回落 → FB 回到 1.265 V（反方向同理）
【CC 链】I_OUT ↑ → IS 采样 >35.9 mV → 次级 CC 环按输出电流"数脉冲"
        → 请求密度被钳在恒流计划上 → 初级照单发波 → 输出电流稳住（电压随之跌落=拐点）
【SR 链】飞扫期开始（FWD 负沿）→ 副边开 SR 管 → DCM 末期 VDS<VSR(TH) 或 CCM 请求时刻
        → 关 SR → 下一周期接力（与初级零交叠）
【保护链】FB/BPS/IS 任一越限 → 次级停请求或命令初级 → 初级锁死/自重启定时器收口

三条要点：①CV/CC 的“误差放大器”都位于次级芯片内，初级从头到尾不知道“电压”是多少，它只执行“本周期是否开通、开通多大”；②跨屏障的只有请求脉冲（事件），所以链路延迟以“一个开关周期”为粒度，DS 强调的“immediately”指初级对请求的即时响应，而非模拟量直通；③环路的增益/相位由请求密度调制律决定（DS 称 ramp time modulation），不可外部补偿——这既是免调试的优点也是自由度的上限（推断：调制律细节未公开）。

2.5 与光耦 / PSR 的机理对比（为什么它精度高、又为什么“不可调”）

代价说清楚：FluxLink 路线环路的“动态响应、增益相位”是芯片固化的，设计者不能像光耦方案那样用补偿网络整形瞬态——USB-PD 类负载阶跃的指标只能靠选型（H 码/家族）与输出电容满足。这是集成度换自由度的经典权衡。

3. 启动时序逐拍走读（上电到满频）

AC 上电
 ├─ ① 漏极高压电流源给 BPP 电容充电（ICH: 0.88~5.98 mA 随 VBPP 升高增大）
 ├─ ② VBPP 到 4.90 V：ILIM 档位按电容锁存（0.47 µF=标准 / 4.7 µF=增大）
 ├─ ③ V 脚检查：电流 ∈ [IUV+, IOV+] 才放行（brown-in ≈100 VDC）
 ├─ ④ 初级盲开：fSW=25 kHz 起步、100 kHz 请求频率下 75% ILIM 封顶
 ├─ ⑤ 次级经 FWD/VOUT 供电完成握手 → 接管控制权
 └─ ⑥ 次级把请求频率从 fSW 线性爬坡到 fSREQ（tSS(RAMP)=11.8 ms typ）
      ├─ 期间输出到达调节点 → 爬坡立即中止、放全频（抗负载突加）
      └─ 期间 VOUT 仍 <VFB(AR)（短路）→ 直接进 CC；tSS(RAMP) 到点仍爬不起来 → 自重启

每一步都有“受阻怎么办”：①充不上（BPP 短路）→ 无启动；②档位锁错 → 功率等级错（04 篇陷阱 #1）；③V 脚电阻开路 → 永久等待；④⑤握手失败 → 反复 82 ms 盲开+自重启打嗝；⑥短路 → CC/自重启。没有一步依赖偶然性，全部有定时器作为最终保障——这是它比分立方案“防呆”的地方。

4. 一个开关周期的时序（核心：次级遥控下的周期走读）

4.1 CCM 周期（重载低线）

次级请求 → 初级 GATE 开通，ID 从 IR 线性爬到当前 ILIM → 关断
 → 漏极电压 = VBUS + VOR（+钳位尖峰），副边绕组正电压经 FWD 告知次级
 → 次级先给 SR 管开通（提前于飞扫期），电感电流经 SR 续流（CCM 不归零）
 → 次级要发下一周期请求的同一时刻，先关 SR 管（DS："turned off when the feedback
   pulse is sent to the primary to demand the next switching cycle"）
 → 初级再开通：两个开关在时间轴上"接力"，交叠在物理上不存在

要点：CCM 的 SR 关断不靠 VDS 过零（CCM 里电流不过零），靠请求-关断的协议同步；SR 管静态下拉保证“次级不管控时栅极是低的”，FWD 耦合进来的毛刺无法开通栅极。

一个周期内两颗芯片的“对话时间轴”（对照图 4 模块）：

4.2 DCM 周期 + 智能 QR（中轻载）

• DCM 中磁芯退磁后漏感与开关 COSS 谐振，VDS 出现谷底。传统方案在初级检测谐振；InnoSwitch3-EP 反过来：次级看 FWD 脚电压升过输出电压后的峰值——FWD 峰值与初级 VDS 谷底天然对应（同一谐振的镜像），次级据此开“请求窗”，让初级恰好在谷底开通。
• 进入条件与退出（DS 原文）：检测到 DCM 后 QR 使能 20 ms（或振铃峰峰值 >2 V）；转回 CCM 后 QR 自动禁用。FWD 在地以下振铃有 ~1 µs 消盲防误判。
• 工程含义：QR 效果（开通损耗↓、dv/dt EMI↓）由次级+FWD 网络决定，所以 FWD 电阻 47 Ω 与副边布线的质量直接影响 EMI 与效率（04 篇陷阱 #4/#5）。

4.3 轻载与待机路径（<30 mW 怎么来的）

• 请求密度↓：轻载时次级 CV 状态机把请求间隔拉大，初级“大多数周期被禁用”（DS 原文），只发“少而小”的脉冲（30% ILIM 下限），平均频率可以降到很低而不进音频。
• 供电切换：初级从偏置绕组取电（经 R 灌入 BPP，VSHUNT=5.36 V 钳位吸收多余电流）——没有偏置时初级靠漏极电流源取电，空载功耗立刻上升；次级从 VOUT 取电（ISNL 仅 325/485 µA，typ/max）。
• 线路检测休眠：初级关断间隔 >50 ms 时，V 脚内部高压开关断开外部 3.8 MΩ 采样电阻——否则这颗电阻在高压下要常耗毫瓦级（DS 原文机理）。
• 结果：三路“常耗源”全被关小，5 V 输出设计空载 <30 mW（含线检测）；偏置优化到位可 <15 mW（DS p13）。

5. 多模式切换总表（QR/CrM/DCM/CCM）

DS 对初级控制器的定义（p3）：“a Quasi-Resonant (QR) flyback controller that has the ability to operate in continuous conduction mode (CCM), boundary mode (CrM) and discontinuous conduction mode (DCM). The controller uses both variable frequency and variable current control schemes.”

模式切换不需要人工设置——KP（变压器设计点）与负载共同决定落在哪一格；这也是为什么 03 篇设计流程里 KP/VOR 的选择就是“模式判据”的确定。

6. 限流体系与抖频（原边限流的分档机制）

• 限流斜坡（DS p4 原文机理）：限流阈值从上一周期结束时刻起线性衰减——周期间隔越短（频率越高），起点越晚、阈值越高。结果：ILIM 随频率（≈随负载）上升，30 kHz≈78%、100 kHz≈100%。
• 轻载下限：降到 30% ILIM 后不再降（“低到足以避免可闻噪声”），之后只拉长周期间隔——轻载=少而小的脉冲，天然安静。
• 抖频：ILIM 在 100%~95% 间以 fM=1.25 kHz（0.80~1.70 kHz）调制 → 开关频率围绕 ~100 kHz 展开 ~7 kHz 频谱带，EMI 峰值均化。
• 两档量程：BPP 电容 0.47/4.7 µF 选标准/增大 ILIM（INN3679C：1.90/2.13 A @di/dt=425 mA/µs）。注意 ILIM 规格值绑定测试 di/dt（=VMIN/Lp），实际设计的 di/dt 不同时限流按 DS 图 31 曲线偏移——最终以 PIXls 校核（DS 明示的工具流程；本文标“待核实”具体偏移量）。

7. 保护逐个讲物理机理（三层清单）

7.1 初级芯片层

7.2 次级芯片层

7.3 协议层

8. 精炼要点（速记表）

下一篇：04_典型应用与设计计算——把这套机制落到 65 W USB-PD 的具体元件上。

上一级：InnoSwitch3