MP6908 — 03 典型应用与设计计算

依据 MP6908 DS Rev 1.2 §APPLICATION INFORMATION（式 1~3、图 5~8）与电气特性表。设计案例为 65 W USB-PD 反激（本库示例，参数口径标注齐全）；DS 自带实测平台为 36 W（12 V/3 A）。公式编号照 DS（式 1~3）；“本库推算/推断”与手册事实明确区分。

本篇总结

1. 设计就四件事：选 SR 管（电压档 + R_DS(ON) 下限 + QG 上限）、定 SLEW（斜率判据夹在真沿与振铃之间）、接好供电（HVC/VD 取电方式 = 效率与热的权衡）、布好板（检测/驱动/功率三环分离——见 04 篇）。
2. R_DS(ON) ≥ 20/I_OUT（mΩ）法则不是凭经验估算：它由式 (3) 推来——让管子在 SR 导通期至少 50% 的时间里处于完全开通（未被 40 mV 伺服环压栅），买来的 R_DS(ON) 才不浪费。65 W（3.25 A）算出 ≥ 6.2 mΩ；按 V_FWD(max) = 55 mV 保守校核为 ≥ 8.5 mΩ。
3. 导通损耗与 R_DS(ON) 基本脱钩（伺服区内 P ≈ I × 40 mV），真正要权衡的是 QG（驱动损耗与速度）——DS 明言这是 R_DS(ON) vs QG 的折中，且“R_DS(ON) 过低反而不推荐”。
4. SLEW 整定必须有实测：T_SLEW 要大于真换流沿用时（放行）、小于振铃同段用时（拒绝）；窗口由示波器测出来，不是查表查出来的。
5. VD/HVC 串阻 300 Ω~1 kΩ 是两端约束：下限保负压钳位（体二极管导通期 −0.7 V 级冲击），上限保 VDD 供电与检测斜率——1 kΩ 时 VD 路充电能力从 40 mA 掉到 ~7 mA（本库推算）。
6. 取电方式是效率核算的重点：漏极取电保证 0 V 输出/短路工况下仍可工作，输出取电节省 8 倍 LDO 损耗（发热更低）；高压输入机型先做 §步骤 6 的核算再定接法。

1. 典型应用电路（DS 封面原版）

低侧整流接法：VD 经串阻接 SR 管漏极（反激开关节点）、VSS 开尔文接源极（次级地）、VG 直驱栅极；HVC 兼接漏极取电；SLEW 电阻设定 T_SLEW；VDD 就近去耦。高侧接法与供电变体见 §5。

读图提示：DS 封面电路是“最小系统”——没有辅助绕组、没有初级侧连线、外围只有串阻/去耦/SLEW 电阻三样。外围越少，选型与布局的责任越重：省掉的补偿网络变成了 SLEW 整定与开尔文布局（下文步骤 4 与 04 篇 §3）。

2. Design Requirements（设计需求表）

本库示例：65 W USB-PD 快充适配器，次级 SR 用 MP6908 + 外挂 NMOS（低侧整流）。

DS 自带实测平台（对照用）：36 W 反激，V_OUT = 12 V、I_OUT = 3 A，110/220 VAC，HVC 接 VD 与接 VSS 两种供电各测一组（DS 第 6 页波形）。

3. 设计步骤

步骤 1：SR MOSFET 电压应力 → 定电压档

初级导通期 SR 管承受反向电压：V_DS(off) = V_OUT + V_IN/n。

代入：V_DS(off,max) = 20 + 375/5 = 95 V。漏感振铃会在其上再叠 20~30%（本库经验值，最终以实测为准）→ 需求 ≥ 95 × 1.25 ≈ 119 V → 选 150 V 档（业界 20 V 输出反激 SR 的通用档位；选 120 V 档余量偏薄，须实测振铃后确认）。

设计含义：电压档越高，同电流下可得的 R_DS(ON) 越大、QG 越大——这是后续所有核算的边界条件（推断：150 V 级 SR 管典型 Q_G ≈ 20~35 nC，具体以选型手册为准，待核实）。

步骤 2：R_DS(ON) 下限——式 (3) 与“50% 完全开通”法则的推导

DS 式 (3)：

$$V_{DS} = -I_C \times R_{DS(ON)} = -\frac{I_{OUT}}{D} \times R_{DS(ON)} \le -V_{fwd} \qquad (3)$$

其中 I_C 为次级导通电流的平均值 ≈ (I_peak + I_valley)/2（DS 图 8），D 为次级侧占空比，V_FWD ≈ 40 mV。

推导（把 DS 的简述展开成三步）：

1. 伺服环把压降钉在 40 mV 的前提是“管子还没被压栅”——即 I × R_DS(ON) ≥ 40 mV 时栅极是满开的；电流低于伺服点后栅压被调低，标称 R_DS(ON) 就“用不上”了。
2. 次级电流是梯形/三角波（DS 图 8，下图）：I 从 I_peak 线性降到 I_valley，I_C = (I_peak + I_valley)/2 是其平均。线性斜坡的中点在时间中点——电流高于 I_C 的时间恰为导通期的一半。
3. 所以“完全开通 ≥ 50% 时间” ⟺ I_C × R_DS(ON) ≥ V_FWD ⟺ R_DS(ON) ≥ V_FWD × D / I_OUT。代入 D = 50%、V_FWD = 40 mV：

图 8 的读法：上图 I_SD 三角斜坡上标出 I_C = (I_peak+I_valley)/2 与“50% SR Conduction Period”——电流高于 I_C 的时段恰为导通期前半段；右上角两条注释 I_OUT ≈ I_C·D（平均值关系）与 I_C ≈ (I_peak+I_valley)/2（平均电流定义）正是式 (3) 的两个零件；下图 V_GS 平顶与“SR Conduction Period”对齐——平顶即“完全开通”，斜肩即伺服压栅。

$$R_{DS(ON)} \ge \frac{40\,\text{mV} \times 0.5}{I_{OUT}} = \frac{20}{I_{OUT}}\ (\text{m}\Omega)$$

代入验证：

• DS 自带例：5 A 应用 → R_DS(ON) ≥ 20/5 = 4 mΩ（与 DS 原文一致 ✓）；
• 本例 3.25 A → R_DS(ON) ≥ 20/3.25 = 6.2 mΩ。

保守校核（本库推算）：V_FWD 有 ±公差（25/40/55 mV）。若按 max 55 mV 校核：R_DS(ON) ≥ 55 m × 0.5/3.25 = 8.5 mΩ——否则 worst-case 芯片伺服点偏高，“完全开通”比例掉到 50% 以下。推荐窗口 7~8.5 mΩ：本例取 150 V / 7 mΩ 级（伺服点 40 mV/7 mΩ = 5.7 A，I_C = I_OUT/D = 6.5 A > 5.7 A ✓，完全开通比例 (13−5.7)/13 ≈ 56%；worst-case V_FWD = 55 mV 时伺服点 7.9 A，比例 39%——所以若机型考核 worst-case 效率，直接选 8~10 mΩ 更稳，待实测定夺）。

为什么“R_DS(ON) 不是越低越好”（DS 原文逻辑）：伺服环把压降钉在 40 mV——当 V_DS = −I_SD × R_DS(ON) 变得比 −40 mV 更负（即电流大于伺服点）没问题；但 R_DS(ON) 过低时伺服点电流（40 mV/R）被推高到远超实际电流峰值，管子全程“吃不满”自己的低 R_DS(ON)，白白付出 QG 更大、开/关更慢、驱动损耗更大的代价。

步骤 3：损耗与效率核算（本库推算）

• 导通损耗（两段法完整算例）：伺服点电流 I_S = V_FWD/R_DS(ON) = 40 mV/7 mΩ = 5.7 A。DCM 边界工况（I_valley = 0）：I_peak = 2 × I_C = 2 × I_OUT/D = 13 A、D = 0.5。电流线性衰减 I(x) = I_pk(1−x)，x ∈ [0,1] 为导通期归一时间；分界点 1−x_S = I_S/I_pk = 0.438 → x_S = 0.562：
  • 段 1（x: 0→0.562，I: 13→5.7 A，欧姆区 I²R）：P₁ = R·D·I_pk²·[1−(1−x_S)³]/3 = 7 mΩ × 0.5 × 169 × (1−0.084)/3 = 7 mΩ × 0.5 × 51.3 ≈ 0.18 W；
  • 段 2（x: 0.562→1，I: 5.7→0，伺服区 I×40 mV）：P₂ = V_FWD·D·I_pk·(1−x_S)²/2 = 40 mV × 0.5 × 13 × 0.096 ≈ 0.025 W；
  • 合计 P_CON ≈ 0.21 W。交叉验证（上限口径）：I_rms² × R = (D·I_pk²/3) × R = 28.2 × 7 mΩ = 0.20 W——两口径一致 ✓（伺服区只占损耗的次要部分，因为高电流段才是能量主体）。
• 对照肖特基：I_OUT × V_F = 3.25 A × 0.5 V ≈ 1.6 W——SR 省约 1.4 W，折合 65 W 输出约 2.2 个百分点效率。
• 驱动损耗：P_DRV = Q_G × V_G × f_SW = 25 nC × 9 V × 100 kHz ≈ 22.5 mW（等效 2.5 mA 平均电流，进 §步骤 6 的供电核算）。
• 换流损耗：体二极管在 T_DON 30 ns + 栅压斜坡上升 ~30 ns（推断）内接替导通：6.5 A × 0.7 V × 60 ns × 100 kHz ≈ 2.7 mW——可忽略但解释了“开通沿不必更快”。
• 效率核算框架（不给虚假精度）：整机效率差 ≈（肖特基损耗 − SR 全部损耗）/ 输出功率 ≈ (1.6 − 0.25)/65 ≈ +2.1 个百分点（65 W 点）；5 V/3 A 档（15 W）时肖特基损耗占比更高、SR 收益比例更大（同一算法换输入即可，逐档核算见 §6 的宽输出推演）。

步骤 4：SLEW 整定——把 T_SLEW 夹进实测窗口

判据链回顾（02 篇 §5）：V_DS 过 +2 V 起计时；T_SLEW 内到达 −86 mV → 放行；超时 → 拒绝。所以 T_SLEW 必须满足（本库推算的整定方法）：

$$t_{comm} \times 2 \;\le\; T_{SLEW} \;\le\; t_{ring} \times 0.7$$

• t_comm：真换流沿从 +2 V 到 −86 mV 的用时（本例量级 5~20 ns）——放大 2 倍保证最坏角点（低温、轻载、器件公差）也能放行；
• t_ring：DCM/QR 退磁振铃同段的最短用时（全负载/全线/全温扫最坏值，本例量级 60~120 ns）——缩小 0.7 倍保证最坏振铃仍被拒。

操作步骤：① 示波器快时基抓开通沿，测 t_comm；② 轻载 DCM/QR 抓振铃，测 t_ring 最坏值；③ 代入上式得 T_SLEW 窗口；④ 换算电阻：R_SLEW = T_SLEW × 400 kΩ/90 ns。例：t_comm = 10 ns、t_ring = 100 ns → T_SLEW ∈ [20, 70] ns → 取 50 ns → R_SLEW = 50/90 × 400 k ≈ 220 kΩ（本库示例）。⑤ 全工况复测：满载 CCM 不误关、轻载 QR 不误开、输出短路不失控。

整定校验矩阵（⑤ 的展开，逐格打钩）：

矩阵的意义：SLEW 整定不是“调到不误开为止”——两端都要有余量，矩阵五个格子全绿才算整定完成。

窗口塌了怎么办：t_comm×2 > t_ring×0.7（振铃快得跟真沿一个量级——高频软开关机型常见）→ 斜率判据失去分辨力，换 MP6951（时间窗）或 NCP4307（多层消隐 + −dV/dt）。

步骤 5：VD/HVC 串阻与阻断二极管（DS §12.2 的两条硬约束）

为什么串阻 ≥ 300 Ω：SR 管体二极管大电流导通时正向压降可能超过 VD 脚 −1 V 的负压额定值——串阻与引脚内部钳位构成分压，把负向冲击压回安全区（DS 场景原述；分压比量化取决于引脚钳位特性，DS 未给，待核实）。

为什么 ≤ 1 kΩ（两端约束核算，本库推算）：

• 供电核算：VD 路充电电流被串阻限流——R = 1 kΩ 时 (12−5)/1k = 7 mA，仅为 40 mA 能力上限的 1/6；0 V 输出/短路工况本就靠这条路活着，再大就欠压了；
• 检测延迟核算：R 与脚电容构成 RC（脚电容 DS 未给，待核实，按 10 pF 量级假设 → 1 kΩ 时 τ ≈ 10 ns）——直接叠加在 25 ns 关断延迟上，再大就吃掉快关断卖点。

阻断二极管（HVC 需要防负偏置时）：t_rr < 250 ns（DS 硬指标）。为什么：这只管子每个开关周期都被硬性反向恢复一次，t_rr 慢 → 恢复损耗 + 恢复期振铃双输。对照常识：FR107（t_rr ≈ 500 ns）不合格，UF4007（≈75 ns）合格（业界常识，待选型核实）。

步骤 6：供电方式与 C_VDD——效率/热/功能的三角

三种接法（DS 图 5/6-A/6-B/7）与损耗核算（本库推算，芯片平均电流按 5.5 mA：I_CC 3 mA + 驱动 2.5 mA）：

式 (2) 代入验证：V_HVC(max) = V_IN × N_S/N_P = 375 × (1/5) = 75 V < 150 V（推荐）✓ < 180 V（绝对最大）✓；低线 120 V → 24 V > 9.7 V，全程 9 V 档 ✓。

宽输出的栅压档位推演（USB-PD 机型专属设计点，本库推算）：PD 输出 5/9/15/20 V 档位切换时，取电节点电压跟着变，VDD 档位（= 栅压幅度）跟着变——选管必须按最坏档核：

设计含义：宽输出机型两条路线——(a) 全程 VD 路 5 V 档（HVC 接 VSS/悬空，图 7 姿态）：栅压恒 5 V、选逻辑管，损耗核算按 VD 路算；(b) HVC 接 V_OUT：高压档 9 V 省驱动、低压档自动回退 5 V——但 5 V 档若经图 6 式的 V_HVC−0.7 V 调节只给 4.3 V，不如 (a) 干净。两路线都要把“最低档 VG 幅度 vs 管子 V_GS(th)/R_DS(ON) 曲线”核一遍（管子数据待选型核实）。

C_VDD 取值：DS 未给值。本库示例 2.2 µF（业界经验 1~10 µF，推断），按三项核算：① SR 导通期放电 ΔV = 5 mA × 5 µs / 2.2 µF ≈ 11 mV ≪ UVLO 迟滞 0.2 V ✓；② 启动 118 µs（70 mA 充 3.75 V）✓；③ 最小容值下限 125 nF（ΔV = 迟滞）——工程留十倍余量。

热复核（P_D 预算法）：T_A = 50 ℃ → P_D = (150−50)/220 = 0.45 W（DS 注 2 公式）。芯片内耗 = LDO 损耗 + 驱动损耗（LDO 损耗已含驱动电流的输送，驱动开关损耗另有 ~22 mW 在 VDD 环路里，量级不冲突，本库推算）。图 6-A 接法 470 mW > 450 mW——高线 + HVC 接漏极的接法在本例已超出热预算，改为：输出高压档从 V_OUT 取电 + 低压档自动回退 VD 路（图 5 与图 7 的组合，DS 三段制天然支持），或降频/选低 QG 管。这一步是 65 W 宽压机型最容易漏掉的核算。

步骤 7：布局核对（清单式，展开见 04 篇）

VD/VSS 开尔文贴管、检测环路最小、IC 移出功率环路、C_VDD 就近、栅驱动环路小且远离 VD 检测线（DS 布局指南 4+2 条）——对照 04 篇 §3 逐条打钩后再投板。

4. 关键元件选型表（本例汇总）

5. 高侧整流的供电三接法（DS 图 6-A/6-B/7 详解）

高侧配置里 IC 的 VSS 浮在 V_OUT+ 上，“地”不再存在，供电只能自力更生——DS 给三条路：

• 图 6-A：HVC 直连 VD。漏极摆幅的高位（V_OUT + V_IN/n）直接馈入 LDO → VDD 9 V 档。最省器件，代价是 §步骤 6 的压差损耗全在芯片里。适合低压输入/输出不高、或对成本极致敏感的机型。
• 图 6-B：HVC 经阻断二极管接次级地。二极管 + HVC 电容对漏极摆幅峰值整流——HVC 电容被充到摆幅峰值 V_IN × N_S/N_P（式 2），LDO 从这个“储能池”取电。同样 9 V 档；多一只二极管的成本换来摆幅峰值的稳定直流，LDO 输入端纹波更小（本库推断其相对图 6-A 的差异点）。
• 图 7：低 V_HVC 的自动回退。V_HVC < 4.7 V 时 HVC 内部对 VSS 短接，VD 路 40 mA 接管、VDD 调 5 V——即“高压档供 9 V、低压档回退 5 V”的双档自适应。宽输出机型的标准做法：栅压档位跟着输出档位走，5 V 档配逻辑管（或接受体二极管多承担一点）。

高侧配置的额外两条红线（业界经验，DS 未展开）：① 高侧 IC 的 VSS 浮在 V_OUT+ 上，它与次级地/初级地之间按安规留爬电与电气间隙（基本绝缘按工作电压查表）；② 高侧检测与驱动的公共阻抗核算同低侧（开尔文原则不变，只是“地”变成了 V_OUT+ 节点）。

6. 调试四看（投板后第一轮）

1. 看开通时刻：V_DS 与 V_GS 同屏——开通应发生在体二极管导通（V_DS ≈ −0.7 V）之后、T_DON ≈ 30 ns 内；DCM 轻载振铃期不得出现 V_GS 毛刺（SLEW 是否整好的直接判据）。
2. 看关断时刻：V_GS 末端应有“斜肩”（伺服压栅）再收尾；关断点 V_DS ≈ −3 mV 对应的电流应贴近零——过早 → 电流转移给体二极管发热；过晚 → 倒灌。
3. 看短路工况：输出短路下 VDD 稳（漏极取电活着）、电流走 SR 沟道（V_DS ≈ 40 mV 而非 0.7 V+）、无过热——这是 MP6908 区别于辅助绕组方案的代表性能力，必须实测确认。
4. 看档位切换（宽输出机型）：PD 档位 20 V ↔ 5 V 切换瞬间，VDD 档位跟随换档（9 V ↔ 5 V）、SR 无失控行为——三段制供电的自动换档实测确认（对应 02 篇 §11 沉默点第 5 条）。

精炼要点

上一级：MP6908