SLOA011 全文精译 —《Understanding Operational Amplifier Specifications》

原文：TI SLOA011B（首版 SLOA011，本版 2018 年 1 月、2021 年 7 月修订），《Understanding Operational Amplifier Specifications》，作者 Jim Karki（TI），正文 24 页 + 重要通告（PDF 共 25 页，文末版权页 Copyright © 2021/2022 Texas Instruments Incorporated）。原文 PDF：90_资料源/运放_TI_SLOA011_OpAmpSpecifications.pdf。 本篇为全文忠实精译：覆盖原文全部章节（引言、同相放大器、反相放大器、简化运放电路图、运放规格 5.1~5.17、参考文献、术语表、修订历史、重要通告）。原文公式编号 (1)~(41) 照录（成组公式在同一展示块内按原文顺序排列，编号不变）；图为矢量插图，逐图标“见原 PDF 图 X-N”并附图内可读信息。

本篇与库内文档的关系：SLOA011 是“运放规格书词典”——库里每一处运放参数（UC3842 的 EA 开环增益 90 dB/1 MHz、TL431 的 55~60 dB、电流检测放大器的共模范围）都能在本篇找到定义、测试机理与直流/交流属性的权威出处：失调/偏置电流 → 分压网络的直流误差核算（03_环路补偿与TL431光耦 §3.4）；CMRR/PSRR → 采样点共模干扰与供电噪声直通（§5.10/5.11）；开环增益/带宽/压摆率 → 环路 EA 的增益误差与补偿上限（UC3842/01）；共模范围/输出摆幅/轨到轨 → 单电源采样链能否成立（01 篇）。

译注约定：① 全文逐节翻译，段落顺序照原文；「电源视角」为本库添加的译注（非原文内容），说明该参数在开关电源语境的含义；② OCR 乱码逐一对照原 PDF 还原（式 (17) 补回丢失的“1 +”、式 (24) 补回“+”、式 (25) 补回“1 −”、±→减号、uV→µV、107Ω→10⁷ Ω 等）；③ 原文自身笔误保持原样并加译注（式 (29) 第二分母印 R1、术语表 IIB 定义与 IIO 同文、kSVS 条目误用上升时间定义、§3.1 缺右括号等）；④ 数值与原文一致，推断一律标“待核实/本库注”。

1. 引言（Introduction，原 PDF 第 3 页）

“运算放大器”（operational amplifier，缩写 op amp）一词诞生于 20 世纪 40 年代，指一类通过恰当选择外部元件、可被配置去执行多种数学运算的放大器。早期运放由电子管构成，体积与能耗都很大；后来用分立晶体管实现而变小；今天的运放是单片集成电路，高效且便宜。

1.1 放大器基础

进入运放之前先复习放大器基础。放大器有一个输入端口和一个输出端口；线性放大器中，输出信号 = A × 输入信号，A 是放大倍数或增益。按输入/输出信号属性，增益有四种类型：电压（电压出/电压入）、电流（电流出/电流入）、跨阻（电压出/电流入）、跨导（电流出/电压入）。由于多数运放是电压放大器，本文只讨论电压放大器。

用戴维南定理可把放大器化简为合适的电压源与串联电阻：输入端口是被动的，自身不产生电压，其戴维南等效是一个电阻元件 Ri；输出端口建模为受控电压源 AVi，带输出电阻 Ro；再配上输入源与源阻抗（Vs、Rs）和输出负载 RL，构成简单放大器电路。

见原 PDF 图 1-1（第 3 页）：带源与负载的放大器戴维南模型——Vs 串 Rs 进输入端口，放大器画为 Ri + 受控源 AVi + Ro，输出接 VL/RL；输入、输出各构成一个分压器。

可见放大器输入端口与输出端口各有一个分压器——每当换用不同的源或负载就得重新计算，电路分析因此繁琐。

1.2 理想运放模型

图 1-1 的戴维南模型按标准运放记号重画为图 1-2。运放是“差分转单端”放大器：放大输入端口电压差 Vd = Vp − Vn，在输出端口产生以地为参考的电压 Vo。

见原 PDF 图 1-2（第 4 页）：标准运放记号——反相输入 VN（标 −）、同相输入 VP（标 +）、输入电阻 RI、受控源 AVd 与输出电阻 RO。

理想运放模型为简化电路计算而生，是工程师一阶近似计算的常用工具，做三条简化假设：

$$a=\infty \ (1)\qquad R_i=\infty \ (2)\qquad R_o=0 \ (3)$$

把这三条用于图 1-2，得到图 1-3 的理想运放模型。由此还可推出若干简化：

见原 PDF 图 1-3（第 4 页）：理想运放模型——输入端只剩 VD 与受控源 AVd（RI、RO 消失）。

$$I_n=I_p=0 \ (4)\qquad V_o=aV_d \ (5)\qquad V_d=0 \ (6)$$

式 (4)：Ri = ∞，输入不取电流，输入端口无负载效应。式 (5)：Ro = 0，输出端口无负载效应。式 (6)：若运放工作在线性区，Vo 必为有限值；按定义 Vo = Vd × a，移项得 Vd = Vo/a，a = ∞ 时 Vd = 0——这就是虚短（virtual short）概念的根据。

$$\text{共模增益}=0 \ (7)\qquad \text{带宽}=\infty \ (8)\qquad \text{压摆率}=\infty \ (9)\qquad \text{漂移}=0 \ (10)$$

式 (7)：驱动输出端口的理想电压源只取决于输入端口之间的电压差，Vn 与 Vp 共有的任何电压都被抑制。式 (8)(9)：假设不存在任何频率相关性。式 (10)：性能不随时间、温度、湿度、电源变化等改变。

电源视角（译注）：这十条“理想假设”正是电源环路的隐含前提——环路补偿公式全部建立在“虚短成立、增益够大”之上。§5 逐条告诉你每条假设何时失效：EA 增益 90 dB 不是 ∞（增益误差项 1/ab）、1 MHz 带宽不是 ∞（补偿极点要留余量）、2 µA 偏置电流不是 0（分压网络的直流误差）。

2. 同相放大器（Non-Inverting Amplifier，原 PDF 第 5~6 页）

理想运放裸用没有意义——任何有限输入都会给出无穷输出。接上外部元件才能构成有用电路。图 2-1 是最基本的运放电路：同相放大器。三角形增益块代表理想运放；标 + 的输入端（Vp）叫同相输入，标 − 的（Vn）叫反相输入。

见原 PDF 图 2-1（第 5 页）：同相放大器——VI 接 Vp；R2 与 R1（虚线框标注 Feedback Network）从 Vo 分压回 Vn。

要理解这个电路，必须推导输入电压 Vi 与输出电压 Vo 的关系。输入无负载，故 $V_p=V_I$ (11)。Vn 由 Vo 经 R1、R2 电阻网络分压得到：

$$V_N=V_O\,\frac{R1}{R1+R2}=V_O\,b \ (12)\qquad b=\frac{R1}{R1+R2} \ (13)$$

b 称为反馈系数（feedback factor），代表输出被反馈回输入的份额。代入理想模型 $V_o=aV_\sigma=a(V_p-V_n)$ (14)，代换得 $V_o=a(V_i-bV_o)$ (15)，整理后：

$$A=\frac{V_O}{V_I}=\left(\frac{1}{b}\right)\left(\frac{1}{1+\dfrac{1}{ab}}\right) \qquad (16)$$

结果表明图 2-1 的运放电路本身就是一个增益为 A 的放大器；Vi 与 VO 极性相同，故称同相放大器。A 叫运放电路的闭环增益（close loop gain），a 是开环增益（open loop gain），乘积 ab 叫环路增益（loop gain）——信号从反相输入出发、顺时针穿过运放与反馈网络一圈所看到的增益。

2.1 闭环概念与化简

把 a = ∞（式 1）代入式 (16)：

$$A=\frac{1}{b}=1+\frac{R2}{R1} \qquad (17)$$

回想式 (6)：Vd = 0，即 Vn = Vp——但两者并未短接，故称虚短。用虚短概念可写 Vn = Vp = Vi (18)；求 Vn 归结为式 (12) 的同一分压器问题，代入得 $V_I=V_O\,\frac{R1}{R1+R2}=V_O\,b$ (19)，整理解出：

$$A=\left(\frac{1}{b}\right)=1+\left(\frac{R2}{R1}\right) \qquad (20)$$

与式 (17) 结果一致。虚短把同相放大器的求解化成了一个电阻分压器问题。

3. 反相放大器（Inverting Amplifier，原 PDF 第 6~8 页）

图 3-1 是另一个有用的基本电路：反相放大器。与图 2-1 类似，但信号经 R1 加到反相端，同相端接地。

见原 PDF 图 3-1（第 7 页）：反相放大器——VI 经 R1 进 Vn，R2 从 Vo 反馈回 Vn，Vp 接地。

Vp 接地：$V_p=0$ (21)。输入不取电流，Vn 用叠加法求。先令 Vo = 0，再令 Vi = 0，合并：

$$V_N=V_I\left(\frac{R2}{R1+R2}\right) (22)\quad V_N=V_O\left(\frac{R1}{R1+R2}\right) (23)\quad V_N=V_O\!\left(\frac{R1}{R1+R2}\right)+V_I\!\left(\frac{R2}{R1+R2}\right) (24)$$

（译注：式 (24) 两项间的“+”在 OCR 文本中丢失，已对照原 PDF 还原为加号。）代入式 (14) Vo = aVd = a(Vp − Vn) 并整理：

$$A=\frac{V_O}{V_I}=1-\left(\frac{1}{b}\right)\left(\frac{1}{1+\dfrac{1}{ab}}\right) \qquad (25)\qquad b=\frac{R1}{R1+R2} \ (26)$$

这仍是一个放大器电路。因为 b ≤ 1，闭环增益 A 为负，Vo 与 Vi 极性相反——反相放大器。

3.1 闭环概念与化简

把 a = ∞ 代入式 (24)：

$$A=1-\frac{1}{b}=-\frac{R2}{R1} \qquad (27)$$

虚短概念下 Vn = Vp = 0 (28)——此配置中反相输入是虚地（virtual ground）。在反相输入节点写节点方程：

$$\frac{V_N-V_I}{R1}+\frac{V_N-V_O}{R1}=0 \qquad (29)$$

（译注：原 PDF 式 (29) 两个分母都印作 R1——第二项应为 R2，属原文排版笔误；按物理意义与式 (27) 结果，式应为 (VN−VI)/R1 + (VN−VO)/R2 = 0，代回 Vn = 0 即解出式 (30)，结果自洽。）因 Vn = 0，整理得：

$$A=1-\frac{1}{b}=-\frac{R2}{R1} \qquad (30)$$

与式 (24) 的结果一致，且推导容易得多——虚短（虚地）把反相放大器的求解化为一个节点方程。（原文此句“in (Equation 24”缺右括号，照录。）

4. 简化运放电路图（Simplified Op Amp Circuit Diagram，原 PDF 第 8~9 页）

真实运放不理想，各有局限。为理解这些局限的来源，看图 4-1 的简化运放电路。

见原 PDF 图 4-1（第 8 页）：三级简化电路——输入级 Q1/Q2 差分对 + Q3/Q4 电流镜（2IE 尾电流源，标注 IC1/IC2/IOUT1）；第二级 Q5 带补偿电容 CC；输出级 D1/D2 偏置 + Q6（源出 SOURCING）/Q7（灌入 SINKING）+ IO 电流源；虚线分隔 INPUT/SECOND/OUTPUT 三个 STAGE。

尽管简化，它包含运放通常具备的三个基本要素：输入级、第二级、输出级。输入级放大输入差值 Vp − Vn 并转为单端信号；第二级进一步放大并提供频率补偿；输出级提供输出驱动能力。

4.1 输入级：输入级的对称性是工作关键——Q1-Q2、Q3-Q4 每对晶体管都尽可能匹配。Q3 接成二极管，迫使 Q3 集电极电流等于 IC1；Q3、Q4 基射结并联、共享同一 VBE；Q4 与 Q3 匹配，其集电极电流也是 IC1——这就是电流镜。尾电流源 2IE 在 Q1、Q2 之间分配，分配比例取决于输入电压 Vp、Vn：Vp 比 Vn 正得多时，Q1 分到的电流多于 Q2，IC1 > IC2，Q3-Q4 的镜像作用使 IOUT1 流入 Q2-Q4 集电极结点；Vn 更正时相反，IOUT1 流出。IOUT1 就是第一级的单端输出信号，正比于差分输入：IOUT1 = gm1(Vp − Vn)——gm1 叫输入级跨导，输入级是一个跨导放大器。

4.2 第二级：把 IOUT1 转成电压并提供频率补偿——IOUT1 流入 Q2-Q4 集电极结点时第二级输出被推向正，流出时推向负，第二级是跨阻放大器。第二级中的电容 Cc 提供内部频率补偿，使增益随频率升高而滚降；没有 Cc，大多数应用就需要外部补偿来防振荡。

4.3 输出级：典型的 class AB 推挽放大器。Q6、Q7 的射随器接法以单位电压增益为负载提供电流驱动——输出级是电流放大器。

5. 运放规格（Op Amp Specifications，原 PDF 第 9~21 页）

在中等增益、中等频率下，实际性能与理想性能相当吻合；但增益和/或频率提高后，某些运放局限开始起作用。理论上若透彻理解运放内部结构与工艺可算出这些效应——幸而不必：厂商在数据手册里提供了这些信息，选型时需要的是正确解读。以下参数讨论基于 TI 数据手册；定义（除特别注明外）来自 TI 数据书《Amplifiers, Comparators, and Special Functions》第 1-37~1-40、5-37~5-40 页的“运放术语表”（§7 全译）。

5.1 绝对最大额定值与推荐工作条件（原 PDF 第 9~10 页）　TI 运放的绝对最大额定值与推荐工作条件通常列出：绝对最大值——电源电压、差分输入电压、输入电压范围、输入电流、输出电流、流入 VDD+ 的总电流、流出 VDD− 的总电流、短路持续时间（25 ℃ 及以下）、连续总功耗、工作自由空气温度、存储温度、引线温度；推荐工作条件——电源电压、输入电压范围、共模输入电压、工作自由空气温度。在推荐条件下工作时各参数更接近典型值；超过所列最大值的应力会造成不可预测的行为并可能永久损坏。电源视角：电源外围运放最常见的超限不是功耗，而是输入超共模与负压反偏（见 02 篇 失效章）——绝对最大表里的“输入电压范围”“差分输入电压”两行就是判据。

5.2 输入失调电压（Input Offset Voltage，原 PDF 第 10 页）　输入失调电压 VIO 定义为：“为迫使静态直流输出电压到零（或其它规定电平）而必须加在两输入端之间的直流电压”。若输入级完全对称、晶体管完全匹配，VIO = 0；由于工艺偏差，几何尺寸与掺杂不可能分毫不差，所有运放都需要一个加在两输入间的小电压来平衡失配。VIO 通常画成驱动同相输入的电压源（图 5-1）。TI 手册另给两个相关参数：输入失调电压平均温度系数 αVIO——VIO 随温度的预期漂移，单位 µV/℃，VIO 在器件温度 extremes 处测量，αVIO = ΔVIO/Δ℃；输入失调电压长期漂移——VIO 随时间的变化，单位 µV/月（正文写 mV/month，术语表写 µV/month，见译者附注 3）。凡要求直流精度的场合都要关心 VIO，消除其影响有多种方法。

见原 PDF 图 5-1（第 10 页）：VIO 概念图——输入级 Q1/Q2 + 电流镜 Q3/Q4，VIO 电压源串在同相输入支路，输出端标注 VOUT = 0。

电源视角：串联调整类电源里，EA 的 VIO 直接叠加在基准上——UC3842 把 2.5 V 基准与 EA 做在同一芯片并“在误差放大器输入端做过精度微调”（±2%），就是把 VIO 折进基准容差一次算清；外置运放做输出采样放大时，VIO 乘上噪声增益直接变成输出电压误差。

5.3 输入电流（Input Current，原 PDF 第 11 页）　看图 4-1 可知每个输入都需要一定的偏置电流。输入偏置电流 IIB 取两输入的平均：$I_{IB}=(I_N+I_P)/2$ (31)。输入失调电流 IIO 定义为反相与同相输入偏置电流之差：$I_{IO}=I_N-I_P$ (32)。输入源阻抗高时偏置电流成为问题；失调电流通常比偏置电流小一个数量级，因此匹配两输入端的输入阻抗有助于抵消输入偏置电流对输出电压的影响。电源视角：输出电压分压网络就是运放的“源阻抗”——UC3842 官方例把分压电流取 1 mA 级而不是 10 µA 级，就是让偏置电流 2 µA 造成的误差 <0.2%（UC3842/01 口径）；03_环路补偿与TL431光耦 §3.4“分压电流太小 REF 节点噪声敏感”是同一机理的另一面。

5.4 输入共模电压范围（Input Common Mode Voltage Range，原 PDF 第 11~12 页）　两输入端通常存在一个共有的电压；若共模电压过高或过低，输入级将关闭、正常工作停止。共模输入电压范围 VICR 规定了保证正常工作的范围。图 5-2 用图 4-1 的简化电路说明正向输入极限：当 VIN 高于 VCC − 0.9 V，输入晶体管与电流源开始关闭；图 5-3 说明负向极限：当 VIN 低于 −VEE + 0.6 V，电流镜（Q3-Q4）开始关闭。

见原 PDF 图 5-2（第 11 页）：正向共模极限——VCC 到尾电流源之间标注 0.3 V，两只输入管 VBE 各 0.6 V；图下公式 VIN+ < VCC − 0.3 V − 0.6 V（OCR 提取为“±”，原 PDF 为减号，已还原）。

见原 PDF 图 5-3（第 12 页）：负向共模极限——两输入管集电极对地标注 0 V，Q3 发射结标注 0.6 V；图下公式 VIN− > −VEE + 0.6 V。

上例这类结构不允许共模输入触及任何一条电源轨；其它输入技术可提供包含一条或两条轨的共模范围（参考电路图见 TI 数据书）：LM324、LM358 用双极 PNP 输入、集电极接负轨——VBC 可等于零，共模范围可包含负电源轨；TL07X、TLE207X 类 BiFET 用 p 沟道 JFET 输入、源极经双极电流源接正轨——VGS 可等于零，通常可包含正电源轨；TI LinCMOS 用 p 沟道 CMOS 输入、衬底接正轨——只要 VG + VTH < VDD 就形成导电沟道，可包含负电源轨；轨到轨输入运放在差分输入用互补的 N、P 两对器件——共模电压接近任何一条轨时至少一对差分输入仍处于工作状态。电源视角：这节是“高端电流检测为什么难”的原理根源——普通双极输入运放共模到不了正轨，检测母线高侧电流必须选共模含正轨的结构（或专用电流检测放大器，见 02 篇 §3）。

5.5 差分输入电压范围（Differential Input Voltage Range，原 PDF 第 13 页）　差分输入电压范围通常作为绝对最大值列出。图 5-4 说明机理：若差分输入电压超过输入管 Q1 的基射结反向击穿电压加 Q2 的基射结正向压降，Q1 的 BE 结将表现得像齐纳二极管——这是破坏性工作模式，导致 Q1 电流增益退化；VIN_DIFF 反向时同理，Q2 击穿。有些器件内置保护，此时需限制流入输入端的电流；正常设计中差分输入极限一般不构成设计问题。

见原 PDF 图 5-4（第 13 页）：差分输入极限——Q1 侧标注 VEBO = 5 V、Q2 侧 VBE 0.6 V；图下公式 VIN_DIFF < 5.6 V。

5.6 最大输出电压摆幅（Maximum Output Voltage Swing，原 PDF 第 14 页）　最大输出电压 VOM± 定义为“静态直流输出电压为零时，不出现波形削顶所能获得的最大正/负峰值输出电压”。VOM± 受放大器输出阻抗、输出晶体管饱和压降与电源电压限制，且与输出负载有关（图 5-5）。VBQ6 的最大值是 +VCC，故 VO ≤ +VCC − VR1 − VBEQ6 − VSATQ6；VI 的最小值是 −VEE，故 VO ≥ −VEE + VR2 + VBEQ7 + VSATQ7。射随器结构无法把输出驱动到任何一条轨；轨到轨输出运放采用共射（双极）或共源（CMOS）输出级——此时输出摆幅只受输出晶体管饱和压降（双极）或导通电阻（CMOS）与所驱动负载的限制。由于新产品聚焦单电源工作，TI 较新的数据手册改用 VOH、VOL 表示最大/最小输出电压。当运放不能驱动到轨导致动态范围损失时，这就是设计问题——典型场景是单电源系统中运放驱动 ADC 输入，而 ADC 满量程配置为地到正轨。

见原 PDF 图 5-5（第 14 页）：输出级摆幅机理——左侧输出级电路（Q4、D1/D2、R1/R2、Q6/Q7），右侧摆幅坐标：+VCC 到 VOM+ 之间标注“R1 压降 + Q6 的 VSAT 与 VBE”，−VEE 到 VOM− 之间标注“R2 压降 + Q7 的 VSAT 与 VBE”。

电源视角：这就是“撞轨假饱和”的定义出处——EA/比较器输出提前 1~1.5 V 停摆时环路增益骤降，输出“看似稳了实则失控”。判据永远是查 VOH/VOL 随负载的曲线，而不是想当然“能到轨”（02 篇 §7）。

5.7 大信号差分电压放大（Large Signal Differential Voltage Amplification，原 PDF 第 14~15 页）　大信号差分电压放大 AVD 是输出电压变化量与输入差分电压变化量之比，测试时保持 VCM 恒定。它与开环增益密切相关，区别在于测量时带了输出负载、因此计入负载效应。手册公布的是 AVD 的直流值，但 AVD 随频率下降（典型曲线见原 PDF 图 5-12）。需要精确增益时 AVD 是设计问题：式 (16) 的同相放大器环路增益可重写为 $A=\left(\frac{1}{b}\right)\left(\frac{1}{1+\dfrac{1}{ab}}\right)$ (33)，其中 $b=\frac{R1}{R1+R2}$ (34)。我们想靠选电阻控制增益，式中 1/ab 就是误差项——除非 a（即 AVD）相对 1/b 足够大，它会对电路增益产生不希望的影响。电源视角：折成直流精度核算——闭环增益 2 倍的 EA、开环增益 90 dB → 误差项 1/ab ≈ 2×10⁻⁵，可忽略；但开环增益在主导极点后随频率 −20 dB/dec 下滑，fc 处若只剩 40 dB，误差项涨到 2×10⁻³——“增益无限”只保直流精度，环路的直流输出精度由 fc 处的环路增益决定（与03_环路补偿与TL431光耦 §1.1 同一项核算）。

5.8 输入寄生元件（Input Parasitic Elements，原 PDF 第 15 页）　两个输入端都有寄生阻抗；图 5-6 把它们集总为每个输入端与地之间、以及两端之间的电阻与电容（还有寄生电感，低频下影响可忽略）。源阻抗高时输入阻抗是设计问题——输入会负载信号源；输入电容还会在反馈路径引入额外相移，侵蚀相位裕量——用大阻值反馈电阻时会成为问题。5.8.1 输入电容：Ci 在任一输入接地时于两输入端之间测量，通常为几 pF；对应图 5-6，Vp 接地时 Ci = Cd∥Cn。有时给共模输入电容 Cic：Vp 短 Vn 时 Cic = Cp∥Cn——共模源看进来的对地电容。5.8.2 输入电阻：输入电阻 ri——“任一输入接地时两输入端之间的电阻”，对应 ri = Rd∥Rn；差分输入电阻 rid——“两个不接地输入端之间的小信号电阻”，对应 rid = Rd∥(Rn + Rp)；按输入类型不同，典型量级 10⁷~10¹² Ω；有时给共模输入电阻 ric：Vp 短 Vn 时 ric = Rp∥Rn。

见原 PDF 图 5-6（第 15 页）：输入寄生模型——VN 端 CN 对地、VP 端 CP 对地，两端之间 CD、RD。

5.9 输出阻抗（Output Impedance，原 PDF 第 16 页）　不同手册在两种条件下列输出阻抗：有的给闭环输出阻抗、有的给开环输出阻抗，都记作 Zo。Zo 定义为输出端与地之间的小信号阻抗，手册数值 50~200 Ω。轨到轨输出运放所用的共射（双极）/共源（CMOS）输出级，输出阻抗高于射随器输出级。用轨到轨输出运放驱动重负载时输出阻抗是设计问题：负载以阻性为主时，输出阻抗限制输出能到多靠近轨；负载为容性时，额外相移侵蚀相位裕量。图 5-7 假设 Zo 以电阻性为主说明其影响。

见原 PDF 图 5-7（第 16 页）：左（阻性负载）——AVi 经 Zo、RL 分压，Vo = aVd·RL/(RL+Zo)；右（容性负载）——Vo = aVd/(jf/f₀ + 1)，其中 f₀ = 1/(2π·Zo·CL)，即 Zo 与 CL 形成额外低通极点。

电源视角：f₀ = 1/(2π·Zo·CL) 是“容性负载振荡”的定量出处：Zo = 100 Ω、CL = 1 nF → f₀ ≈ 1.6 MHz，若落在环路带宽内就吃相位裕量（运放侧口径为本篇原文；折算为本库注）。软启动脚、ISENSE 滤波电容、Comp 脚补偿电容都是“运放带容性负载”的实际案例。

5.10 共模抑制比（Common-Mode Rejection Ratio，原 PDF 第 16 页）　共模抑制比 CMRR 定义为差分电压放大与共模电压放大之比 ADIF/ACOM，理想情况下为无穷大——共模电压被完全抑制。共模输入电压会改变输入差分对的偏置点；由于输入电路固有的失配，偏置点变化改变失调电压，进而改变输出电压——真正起作用的机理是 ΔVOS/ΔVCOM。TI 手册中 CMRR = ΔVCOM/ΔVOS（保证 dB 数为正）。手册公布的 CMRR 是直流参数；画成随频率的曲线后，CMRR 随频率升高而下降。共模干扰电压的一个常见来源是电网的 50/60 Hz 噪声；必须小心别让运放的 CMRR 被电路中其它元件（外部失配）破坏。

5.11 电源电压抑制比（Supply Voltage Rejection Ratio，原 PDF 第 16 页）　电源电压抑制比 kSVR（又称 PSRR）是电源电压变化量与输出电压变化量之比。电源电压同样改变输入差分对的偏置点，机理与 CMRR 相同：ΔVOS/ΔVCC±。TI 手册中，双电源运放取 kSVR = ΔVCC±/ΔVOS（dB 数为正），ΔVCC± 表示正负电源对称变化；单电源运放取 kSVR = ΔVDD/ΔVOS。kSVR 与 CMRR 机理相同，因此同样是直流参数——画成曲线后随频率升高而下降。开关电源的噪声可达 20 kHz~200 kHz 甚至更高。在这些高频段 kSVR 几乎为零，电源上的噪声会直接变成运放输出的噪声。（此句为全篇对电源工程师最直接的一句——给运放供电的 VCC 若取自开关电源辅助绕组，其上的开关纹波不再被 PSRR 拒之门外，而是 1:1 进入失调再乘噪声增益到输出；对策在供电侧加 RC/LC 退耦，而不是找“PSRR 高的运放”——PSRR 曲线在 fsw 处人人都在 0 dB 附近，此句后半为本库注/业界经验。）

5.12 电源电流（Supply Current，原 PDF 第 17 页）　电源电流 IDD 是运放（无负载时）的静态电流。TI 手册中该参数通常是整个封装的总静态电流；例外如 TL05X/TL06X/TL07X，IDD 为每个放大器的静态电流。运放中，功耗与噪声、速度相交易。

5.13 单位增益下的压摆率（Slew Rate at Unity Gain，原 PDF 第 17 页）　压摆率 SR 是阶跃输入引起的输出电压变化速率，单位 V/µs 或 V/ms（图 5-8）。回到图 4-1：第二级电压变化受电容 Cc 充放电限制；最大变化速率发生在差分对一侧导通全部 2IE 时——这是压摆率的主要限制，SR = 2IE/Cc（也有按不同原理工作的运放不适用此式）。要改变第二级输出电压就必须有电流流入/流出输入级，因此运放输出电压变化期间输入端始终存在一个误差电压：双极输入运放达到满压摆率需要约 120 mV 误差电压；JFET 或 MOSFET 输入则可高达 1~3 V。Cc 是为让运放在单位增益下稳定而加入的；有些运放出欠补偿（de-compensated）版本、减小 Cc——可用带宽与压摆率提高，但工程师必须用其它手段保证电路稳定。

见原 PDF 图 5-8（第 17 页）：t=0 加阶跃，输出 VO 以 SR = dV/dt 的斜率线性爬升。

电源视角：两条直接核算——① 压摆率限定 EA 对输出过冲的“纠正速度”：ΔV 越过 SR 限定的斜率，EA 短暂“失明”，恢复时间加长；② “变化期间输入存在 120 mV~3 V 误差电压”意味着大信号瞬态中虚短暂时失效——环路瞬态响应分析不能全按小信号线性外推（教科书通识；双极/JFET 量级为本篇原文）。

5.14 等效输入噪声（Equivalent Input Noise，原 PDF 第 17~18 页）　所有运放都伴有寄生噪声源；噪声在输出端测量后折算回输入，故称等效输入噪声。规格有两种给法：一是点噪声——特定频率下每根号赫兹的等效输入噪声电压 Vn（或电流 In）；二是某频带内的峰峰值。运放噪声谱含 1/f 噪声与白噪声两个分量：1/f 噪声与频率成反比，通常只在低频显著；白噪声谱平坦（图 5-9）。点噪声通常指定在两个频率：一是 10 Hz（1/f 段），二是 1 kHz（平坦段），单位 nV√Hz（电流噪声 pA√Hz）；1/f 与白噪声的转折点记作 fCE。峰峰值规格如 VN(PP) 是特定频带（典型 0.1 Hz~1 Hz 或 0.1 Hz~10 Hz）内的峰峰值，单位 nV(p-p)；RMS 折算峰峰值用约 6 倍系数（噪声的高波峰因子）：VN(PP) = 6 × VN(RMS)。同一结构下增大偏置电流可降低噪声（同时增大 SR、GBW 与功耗）。输入端看到的电阻也产生噪声：把同相端输入电阻平衡到与反相端相同（有助于偏置电流失调）的同时，会给电路增加噪声——平衡电阻是一项“失调换噪声”的交易。

见原 PDF 图 5-9（第 18 页）：对数噪声电压 vs 对数频率——低频段 1/f 噪声下斜，转折频率 fCE 之后白噪声平台。

电源视角：反馈分压网络就是运放的“输入电阻”——1 mA 分压电流把阻值压到 kΩ 级，热噪声（√(4kTR)，教科书通识）与偏置电流误差同时被压低；这是“分压电阻别取 MΩ 级”的完整理由（失调 + 噪声双杀）。

5.15 总谐波失真加噪声（THD + N，原 PDF 第 18~19 页）　总谐波失真加噪声 THD + N 比较输出信号与输入信号的频率成分。理想情况下正弦进正弦出；由于运放内部的非线性与噪声源，输出永远不会纯净。THD + N 是全部其它频率成分与基波之比，通常以百分比给出：

$$THD+N=\frac{\text{谐波电压}+\text{噪声电压}}{\text{总输出电压}}\times 100\% \qquad (35)$$

图 5-10 给出 THD + N = 1% 的假想频谱：基波与输入同频、占输出 99%；运放非线性产生基波的各次谐波；输出噪声主要来自折算到输入的运放噪声；全部谐波与噪声合计占 1%。运放失真的两个主要原因是输出电压摆幅限制与压摆率；通常运放必须工作在其推荐工作条件之内才能实现低 THD。

见原 PDF 图 5-10（第 19 页）：输出频谱——f 处基波 Fundamental（99%），2f/3f/4f/5f/6f 处 Harmonics 与 Noise 合计 1%；纵轴 VOUT-%。

5.16 单位增益带宽与相位裕量（Unity-Gain Bandwidth and Phase Margin，原 PDF 第 19~21 页）　TI 数据手册中与运放频率特性相关的参数有五个：单位增益带宽（B1）、增益带宽积（GBW）、单位增益下的相位裕量（φm）、增益裕量、最大输出摆幅带宽（BOM）。B1 与 GBW 相近：B1 规定运放 AVD 降到 1 的频率 $B1=f\ @\ AVD=1$ (36)；GBW 规定开环配置、输出带载时的增益带宽积 $GBW=AVD\times f$ (37)；单位增益相位裕量 φm 是信号经运放在单位增益处的相移与 180° 之差 $\varphi_m=180^{\circ}-\text{phase shift @ } B1$ (38)；增益裕量是单位增益与 180° 相移处增益之差 $\text{Gain margin}=1-\text{Gain @ }180^{\circ}\text{ phase shift}$ (39)；最大输出摆幅带宽 BOM 规定输出高于规定值的带宽 $BOM=f_{MAX},\ \text{while}\ V_O>V_{MIN}$ (40)。BOM 的限制因素是压摆率：频率越来越高时输出被压摆率限制，无法足够快地维持规定的输出摆幅。

为了稳定，电容 CC 被刻意做进第二级芯片内（图 4-1）——这类频率补偿称主极点补偿（dominant pole compensation）：让开环增益在输出相移 180° 之前滚降到单位增益。图 4-1 是简化示意，真实运放内还有其它频率整形元件；图 5-11 给出内部补偿运放典型的增益-频率曲线（TI 手册常规画法），图 5-12 是同一信息、相轴平移后更易读的版本。

见原 PDF 图 5-11/5-12（第 20~21 页）：AVD(dB) 轴 120~−20、频率轴 0~10 MHz——低频段两条平台（约 100 dB 与约 80 dB），Dominant Pole 箭头指约 10 Hz 处转捩；−20 dB/dec 直线滚降；相轴 0°~225°；B1 与 Gain Margin 标注在 1~10 MHz 段。

AVD 随频率下降；当要求某特定频带内有精确增益时，AVD（从而 B1 或 GBW）是设计问题。式 (16) 的环路增益在式 (41) 重复出现（与式 (33) 同形）——仍想靠选电阻控制增益，1/ab 是误差项：除非 a（AVD）在所有关注频段都远大于 1/b，它就会影响电路增益。相位裕量与增益裕量是规定电路稳定性的两种方式。由于轨到轨输出运放输出阻抗更高，驱动容性负载时出现显著相移——额外相移侵蚀相位裕量，因此多数轨到轨输出的 CMOS 运放驱动容性负载的能力有限。电源视角：五个频率参数在电源里最常用的是 GBW（决定 EA 补偿网络能摆到哪里——UC3842 的 1 MHz 带宽决定补偿极点别放太近，UC3842/01 口径）与相位裕量（与环路 PM 同一概念在器件级的版本）。

5.17 建立时间（Settling Time，原 PDF 第 21 页）　信号穿过运放内部电路需要有限时间，因此输出对输入阶跃的反应需要一段时间；且输出通常先过冲目标值、经历阻尼振荡、再稳定到终值。建立时间 ts 是给定阶跃输入后，输出电压稳定到终值规定百分比之内所需的时间。数据采集电路中信号快速变化时建立时间是设计问题——例如运放跟随多路复用器缓冲 ADC 输入：复用器切换通道时运放输入发生阶跃，输出必须在 ADC 采样之前建立到规定容差之内。

见原 PDF 图 5-13（第 21 页）：阶跃响应——Slew Rate 段线性爬升 → Overshoot → Damped Oscillation → 进入 Tolerance 带内到达 Final Value；横轴标 Settling Time。

电源视角：电源里最接近“建立时间”的场景是外置 EA 的采样保持类电路；更常见的对应物是“负载阶跃后的恢复时间”——但那是环路（fc）属性而非器件属性，两者别混（教科书通识）。

6. 参考文献（References，原 PDF 第 22 页）

1. Paul R. Gray and Robert G Meyer. Analysis and Design of Analog Integrated Circuits. 2d ed., John Wiley & Sons, Inc., 1984.
2. Sergio Franco. Design with Operational Amplifiers and Analog Integrated Circuits. McGraw-Hill, Inc., 1988.
3. Texas Instruments, Inc. Amplifiers, Comparators, and Special Functions Data Book. Volume A and B, 1997.

7. 术语表（Glossary，原 PDF 第 22~23 页，全译）

照原文全译；原文笔误保持原样并在括号内注明。†/‡ 为原文术语表自带的标记符号。

8. 修订历史（Revision History，原 PDF 第 24 页）

注：旧版页码可能与当前版本不同。从 A 版（2020 年 2 月）到 B 版（2021 年 7 月）：全文更新了表、图与交叉引用的编号格式。从 * 版（2018 年 1 月）到 A 版（2020 年 2 月）：更新为 TI 新版式。

TI 重要通告（IMPORTANT NOTICE，原 PDF 第 25 页，要点全译）

TI 按“原样并带全部瑕疵”提供技术与可靠性数据（含数据手册）、设计资源（含参考设计）、应用或其它设计建议、网络工具、安全信息及其它资源，并免除一切明示或默示担保（不限于适销性、特定用途适用性、不侵犯第三方知识产权）。这些资源面向使用 TI 产品进行设计的熟练开发者；选用 TI 产品、设计/验证/测试应用、确保应用满足适用标准与安全/法规要求，责任由使用者独自承担。资源可能不经通知变更；TI 仅授权为开发使用所述 TI 产品的应用而使用这些资源，禁止其它复制与展示；未授予任何 TI 或第三方知识产权许可。TI 产品按 TI 销售条款提供；TI 拒绝接受并反对你提出的任何附加或不同条款。（完整法律文本见原 PDF 第 25 页。）

译者附注（全库视角）

1. 与库内文档的对应：式 (16)/(33)/(41) 的“1/ab 误差项” = 环路直流精度与 AVD 的核算；式 (31)/(32) 偏置/失调电流 = 分压网络取流设计的依据；§5.4 四类输入结构 = 高端检测选型判据库；§5.6 的 VOM± 公式 = “撞轨假饱和”的定义出处；§5.11 的 20~200 kHz = PSRR 对开关噪声失效的直接引文。
2. 原文笔误清单（保持原样并已标译注）：式 (29) 第二分母印 R1；术语表 IIB 与 IIO 定义同文；kSVS 条目误用 tr 定义；§3.1 缺右括号；“greater that unity”、“he maximum”（缺 T）照录。单位口径：§5.2 正文写长期漂移 “mV/month”，术语表写 “µV/month”——按量级以术语表为准（本库注）。
3. 本篇不重复 01 篇 的电路设计流程；把本篇的“参数定义”、01 篇的“电路方法”、02 篇 的“电源场景”配套组合连读，即完成从词典到实战的闭环。

上一级：运放