TEA1995T 规格书全译 —《GreenChip 双路同步整流控制器》（GreenChip dual synchronous rectifier controller）
原文：NXP Semiconductors《TEA1995T — GreenChip dual synchronous rectifier controller》Product data sheet Rev. 3 — 5 December 2017，共 18 页。原文 PDF：
datasheet/TEA1995T_datasheet.pdf。 本篇为规格书全文忠实翻译：逐节覆盖一般描述/特性与优势（2.1~2.3 全部子节）/应用/订购信息（Table 1）/标记（Table 2）/框图（Figure 1）/引脚信息（7.1 引脚配置、7.2 Table 3 逐脚）/功能描述（8.1~8.6 全节，含 Figure 3、Figure 4）/极限值全表（Table 4）/热特性（Table 5）/电气特性全表逐行（Table 6）/应用信息（12.1 谐振应用图、12.2 多输出反激应用图）/封装外形（SOT96-1 SO8 尺寸全表）/缩写表（Table 7）/修订历史（Table 8）/法律信息要点。NXP 原文 Table 1~8 与 Figure 1~7 编号全部保留并注明。版权归 NXP B.V. 2017。 ⚠️ 原文内部不一致与文本层存疑处以 [译注] 就地标出，并汇总于文末「译者附注」。 插图为原版图翻拍（img/ds11_*.png）：150 dpi 渲染datasheet/TEA1995T_datasheet.pdf后按图题裁取，已就地插入各小节（本手册全部 7 幅插图 Figure 1~7 均已嵌入）。
1. 一般描述（General description，全译）
TEA1995T 是面向开关模式电源（Switched Mode Power Supply, SMPS）的新一代同步整流（Synchronous Rectification, SR）控制器 IC 系列的首个产品。它采用**自适应栅驱动（adaptive gate drive）**方法，在任意负载下都能获得最高效率。
TEA1995T 是一款专用于**谐振变换器（resonant converter）次级侧同步整流的控制器 IC。它内置两个驱动级，用于驱动 SR MOSFET，对中心抽头（center-tap）**次级变压器绕组的输出进行整流。两个栅驱动级各自拥有独立的检测输入，彼此独立工作。
TEA1995T 也可用于多输出反激（multi-output flyback）变换器，此时 SR MOSFET 置于低侧（low side）。
TEA1995T 采用硅绝缘体（Silicon-On-Insulator, SOI）工艺制造。
2. 特性与优势（Features and benefits，全译）
2.1 效率特性（Efficiency features）
- 自适应栅驱动，任意负载下效率最大化；
- 节能运行（energy save operation）时供电电流低于 200 μA。
2.2 应用特性（Application features）
- 宽供电电压范围：4.5 V 至 38 V；
- SO8 封装内实现 LLC 谐振的双路同步整流；
- 面向多输出反激变换器的同步整流；
- 支持 5 V 供电并配合逻辑电平（logic level）SR MOSFET；
- 差分输入检测每只 SR MOSFET 的漏极与源极电压。
2.3 控制特性（Control features）
- **无最小导通时间（minimum on-time）**的 SR 控制；
- 自适应栅驱动实现导通结束时的快速关断；
- 带有源栅极下拉的欠压锁定（UnderVoltage LockOut, UVLO）保护。
3. 应用（Applications）
TEA1995T 面向谐振型电源。在此类应用中，它可驱动两只外部同步整流 MOSFET，对变压器两个次级绕组上的电压进行整流——这些 MOSFET 取代二极管。一切要求高效率的电源均可使用：
- 适配器（Adapters）；
- 台式 PC 与一体机（all-in-one PC）电源；
- 电视机电源；
- 服务器电源。
4. 订购信息（Ordering information，Table 1）
Table 1 订购信息
| 型号（Type number） | 封装名称 | 封装描述 | 版本（Version） |
|---|---|---|---|
| TEA1995T/1 | SO8 | 塑料小外形封装；8 引脚；体宽 3.9 mm | SOT96-1 |
5. 标记（Marking，Table 2）
Table 2 标记
| 型号 | 标记代码（Marking code） |
|---|---|
| TEA1995T/1 | TEA1995 |
6. 框图（Block diagram，Figure 1）
Figure 1 TEA1995T 框图（原图编号 aaa-016986）。图内方框与信号流全要素照录：
- 公共部分：VCC 脚 → 电压与电流基准（V AND I REFERENCE）、5 V 稳压器（5V REGULATOR）、欠压锁定（UNDER VOLTAGE LOCKOUT）→ 驱动器供电（DRIVER SUPPLY，标注 11 V）[译注 2]；节能控制（ENERGY SAVE CONTROL）→ IC 逻辑（LOGIC）→ 使能（enable）信号送两通道；
- 通道 A（漏极检测 DSA / 源极检测 SSA → 栅驱动输出 GDA）：内部阈值链 −400 mV（turn-on，导通）→ −55 mV（on regulation，导通调节）→ −50 mV（off regulation，关断调节）→ +150 mV（SWITCH OFF，关断）[译注 1]；
- 通道 B（DSB / SSB → GDB）：与通道 A 完全同构（同一组阈值 −400 / −55 / −50 / +150 mV），两通道相互独立；
- 底部公共端 GND。
[说明] 原文未单设“节能模式”功能描述小节：节能机制由图 1 的 ENERGY SAVE CONTROL 块与 Table 6 参数（$I_{CC(oper)}$ energy-save 档、激活时间 $t_{act(es)}$，见 §11.1）体现，与特性 2.1“节能运行供电电流低于 200 μA”对应。
7. 引脚信息（Pinning information）
7.1 引脚配置（Pinning，Figure 2）
Figure 2 TEA1995T 引脚配置（SO8 顶视，中间标注 IC，原图编号 aaa-016990）：
| 左列（脚 1~4，自上而下） | 右列（脚 8~5，自上而下） |
|---|---|
| 脚 1 GDB | 脚 8 GDA |
| 脚 2 GND | 脚 7 VCC |
| 脚 3 DSB | 脚 6 DSA |
| 脚 4 SSB | 脚 5 SSA |
7.2 引脚描述（Pin description，Table 3）
Table 3 引脚描述
| 符号 | 脚号 | 描述 |
|---|---|---|
| GDB | 1 | MOSFET B 的栅驱动输出（gate drive output MOSFET B） |
| GND | 2 | 地（ground） |
| DSB | 3 | MOSFET B 的漏极检测输入（drain sense input for synchronous timing MOSFET B）[译注 3] |
| SSB | 4 | MOSFET B 的源极检测输入（source sense input MOSFET B） |
| SSA | 5 | MOSFET A 的源极检测输入（source sense input MOSFET A） |
| DSA | 6 | MOSFET A 的漏极检测输入（drain sense input for synchronous timing MOSFET A）[译注 3] |
| VCC | 7 | 供电电压（supply voltage） |
| GDA | 8 | MOSFET A 的栅驱动输出（gate drive output MOSFET A） |
8. 功能描述（Functional description，全译）
8.1 引言（Introduction）
TEA1995T 是一款同步整流控制器 IC，非常适合用于谐振应用。它可以驱动中心抽头变压器绕组次级侧的两只同步整流 MOSFET。Figure 3 给出一种典型配置。
Figure 3 TEA1995T 典型配置（原图编号 aaa-016991）：初级侧（PRIMARY SIDE）由初级侧控制器（CONTROLLER）驱动半桥开关管 Qprim1、Qprim2 与半桥电容 CHB，输入为 $V_{in}$；变压器 TR 次级为中心抽头结构；两只 SR MOSFET（Qsec1、Qsec2）分别由 TEA1995T（IC1）通道 A（DSA/GDA/SSA）与通道 B（DSB/GDB/SSB）驱动；VCC 为 IC 供电、GND 为公共地；输出经 $C_{out}$ 滤波得到 $V_{out}$。
8.2 启动与欠压锁定（VCC 脚）（Start-up and undervoltage lockout (VCC pin)）
当 VCC 脚电压超过 $V_{start}$（启动电压）时，IC 退出 UVLO 状态并激活 SR 电路；当电压跌破 $V_{stop}$（停止电压）时，IC 重新进入 UVLO 状态。此时 SR MOSFET 的栅驱动输出会被有源地保持在低电平。
为保证正常工作，VCC 脚必须用一个附加电容器去耦（不能仅靠 $C_{out}$），接在 VCC 脚与 GND 脚之间[译注 4]。栅驱动电流很大，为减小电感效应，该附加电容器必须尽可能靠近 IC 安装。
8.3 漏极检测（DSA 与 DSB 脚）（Drain sense (DSA and DSB pins)）
漏极检测脚为输入脚，可承受最高 100 V 的输入电压。
漏极检测电压为正时，栅驱动处于关断模式（off-mode），栅驱动脚（GDA 或 GDB）被下拉；漏极检测电压为负时，IC 通过检测漏源差分电压来使能 SR。
8.4 同步整流（SR；DSA、SSA、DSB 与 SSB 脚）（Synchronous Rectification (SR; DSA, SSA, DSB, and SSB pins)）
IC 检测漏极检测脚（DSA、DSB）与源极检测脚（SSA、SSB）连接点之间的电压差，并以 SR MOSFET 的漏源差分电压来驱动其栅极。工作分为四个阶段：
- 导通（turn-on）：当该电压差的绝对值高于 $V_{act(drv)}$（驱动激活电压）时，对应的栅驱动输出开通外部 SR MOSFET。外部 SR MOSFET 开通后，漏、源检测连接点之间电压差的绝对值随即降到 $V_{act(drv)}$ 以下；
- 调节阶段（regulation phase）：紧随导通阶段。调节阶段中，IC 将漏、源检测输入之间的差调节到一个绝对电平（$V_{reg(drv)}$，驱动调节电压）：当绝对差高于 $V_{reg(drv)}$ 时，栅驱动输出提高外部 SR MOSFET 的栅电压，直至达到 $V_{reg(drv)}$ 电平。SR MOSFET 在小电流时并不关断——IC 在无最小导通时间的条件下工作；
- 关断调节（off regulation）/关断：当绝对差低于 $V_{deact(drv)}$（驱动去激活电压）时，栅驱动输出降低外部 SR MOSFET 的栅电压。SR MOSFET 的栅极电压波形跟随流过该管的电流波形；当流过外部 SR MOSFET 的电流到达零时，SR MOSFET 被快速关断；
- 关断之后：SR MOSFET 关断后，漏极电压上升。当漏极电压高于 $V_{swoff}$（关断电压）时，低阻值栅极下拉电阻 $R_{pd(G)}$ 使 SR MOSFET 栅极保持关断。
Figure 4 同步整流信号（Synchronous rectification signals）（原图编号 aaa-018615）：三组堆叠波形——①次级电流（secondary current，含高电流（high current）与低电流（low current）两种负载情形，0 A 基线）；②漏极检测−源极检测电压（drain sense–source sense voltage，0 V 基线，标出电平 $V_{reg(drv)}$、$V_{act(drv)}$ 与 SR 开关阈值 Vthreshold SR switch）；③栅驱动（gate driver，0 V 基线）；并标注导通激活延迟 $t_{d(act)(drv)}$。图中高、低两种电流下栅驱动波形均跟随次级电流包络直至零电流点——体现“无最小导通时间 + 电流过零快速关断”的自适应栅驱动行为。
8.5 栅驱动器（GDA 与 GDB 脚）（Gate driver (GDA and GDB pins)）
栅驱动电路在电流上升段给外部 SR MOSFET 的栅极充电，在电流下降段使其放电。驱动器的拉电流（source）能力典型值为 $I_{source}$，灌电流（sink）能力典型值为 $I_{sink}$——两种能力共同实现外部 SR MOSFET 的快速开通与快速关断。
最大驱动输出电压以 $V_{G(max)}$ 为限。这一较高的输出电压能把所有品牌 MOSFET 都驱动到最小导通电阻（minimum on-state resistance）。
在 IC 由 5 V 供电的应用中，驱动器最大输出电压限制在 5 V——可使用逻辑电平（logic level）SR MOSFET。
在启动条件（VCC < $V_{start}$）与 UVLO 期间，驱动输出电压被有源地拉低。
8.6 源极检测连接（SSA 与 SSB 脚）（Source sense connection (SSA and SSB pins)）
IC 配有附加的源极检测脚（SSA 与 SSB），用于测量 SR MOSFET 的漏源电压。源极检测输入必须尽可能靠近外部 SR MOSFET 的源极引脚连接——从而把测量误差降到最低，该误差源自 PCB 走线上寄生电感与大 dI/dt 共同产生的电位差。
9. 极限值（Limiting values，Table 4 全表）
Table 4 极限值——依据 IEC 60134 绝对最大额定值（Absolute Maximum Rating）体系。
| 符号 | 参数 | 条件 | Min | Max | 单位 |
|---|---|---|---|---|---|
| 电压（Voltages） | |||||
| $V_{CC}$ | 供电电压 | — | −0.4 | +38 | V |
| $V_{sense(D)A}$ | 漏极检测电压 A | DC | −0.8 | +100 | V |
| $V_{sense(D)B}$ | 漏极检测电压 B | DC | −0.8 | +100 | V |
| $V_{sense(S)A}$ | 源极检测电压 A | DC | −0.4 | +0.4 | V |
| $V_{sense(S)B}$ | 源极检测电压 B | DC | −0.4 | +0.4 | V |
| $V_{GDA}$ | GDA 脚电压 | DC [1] | −0.4 | +13.0 | V |
| $V_{GDB}$ | GDB 脚电压 | DC [1] | −0.4 | +13.0 | V |
| 一般（General） | |||||
| $P_{tot}$ | 总功耗（total power dissipation） | — | − | 0.5 | W |
| $f_{max}$ | 最高频率 | 若不受 $P_{tot}$ 限制 | − | 500 | kHz |
| $T_{stg}$ | 存储温度 | — | −55 | +150 | °C |
| $T_{j}$ | 结温 | — | −40 | +150 | °C |
| 静电放电（ElectroStatic Discharge, ESD） | |||||
| $V_{ESD}$ | 静电放电电压 | 人体模型（Human Body Model, HBM）[2] | − | 2000 | V |
| $V_{ESD}$ | 静电放电电压 | 器件充电模型（Charged Device Model, CDM）[3] | − | 500 | V |
表注（照录）[译注 5]：
- [1] 这些脚为输出脚，电平由 IC 强制（驱动），见表 6。
- [2] 人体模型（HBM）：相当于经 1.5 kΩ 串联电阻对 100 pF 电容器放电。
- [3] 器件充电模型（CDM）：相当于给 IC 充电后经 1 Ω 电阻对各脚放电。
10. 热特性（Thermal characteristics，Table 5 全表）
Table 5 热特性
| 符号 | 参数 | 条件 | Typ | 单位 |
|---|---|---|---|---|
| $R_{th(j-a)}$ | 结到环境热阻（thermal resistance from junction to ambient） | JEDEC 测试板 | 140 | K/W |
| $R_{th(j-c)}$ | 结到外壳热阻（thermal resistance from junction to case） | JEDEC 测试板 | 90 | K/W |
[说明] Rev. 3 修订历史明确“第 10 节 Thermal characteristics 已更新”（见 §15）——本表为 Rev. 3 版数据。
11. 电气特性（Characteristics，Table 6 全表逐行）
Table 6 电气特性。条件：$T_{amb}$ = 25 °C；VCC = 12 V；$C_{GDA}/C_{GDB}$ = 10 nF（GDA 与 GND 之间、GDB 与 GND 之间的电容器）。所有电压均相对地（脚 2）测量。除另有说明外，电流以流入 IC 为正。
11.1 供电电压管理（VCC 脚）（Supply voltage management (pin VCC)）
| 符号 | 参数 | 条件 | Min | Typ | Max | 单位 |
|---|---|---|---|---|---|---|
| $V_{start}$ | 启动电压 | — | 4.35 | 4.55 | 4.75 | V |
| $V_{stop}$ | 停止电压 | — | 4.0 | 4.2 | 4.4 | V |
| $I_{CC(oper)}$ | 工作供电电流 | 节能（energy-save） | 140 | 160 | 180 | μA |
| $I_{CC(oper)}$ | 工作供电电流 | 正常工作（不含栅电荷，without gate charge） | 0.9 | 1.1 | 1.3 | mA |
| $t_{act(es)}$ | 节能模式激活时间（energy save mode activation time） | — | 85 | 110 | 135 | μs |
11.2 同步整流检测输入（DSA、SSA、DSB 与 SSB 脚）（Synchronous rectification sense input）
| 符号 | 参数 | 条件 | Min | Typ | Max | 单位 |
|---|---|---|---|---|---|---|
| $V_{act(drv)}$ | 驱动激活电压 | $V_{sense(S)A}/V_{sense(S)B}$ = 0 V | −450 | −400 | −350 | mV |
| $V_{reg(drv)}$ | 驱动调节电压 | $V_{sense(S)A}/V_{sense(S)B}$ = 0 V | −60 | −55 | −50 | mV |
| $V_{swoff}$ | 关断电压（switch-off voltage） | $V_{sense(S)A}/V_{sense(S)B}$ = 0 V | 90 | 150 | 200 | mV |
| $t_{d(act)(drv)}$ | 驱动激活延迟时间 | $V_{sense(S)A}/V_{sense(S)B}$ = 0 V；正常工作；从 VDSA/VDSB 上的阶跃（2 V → −0.5 V）到 VGDA/VGDB 上升至终值 10 % 的时间 | − | 80 | − | ns |
| $t_{d(deact)(drv)}$ | 驱动去激活延迟时间 | $V_{sense(S)A}/V_{sense(S)B}$ = 0 V；正常工作；从 VDSA/VDSB 上的阶跃（−0.5 V → 2 V）到 VGDA/VGDB 下降至起始值 90 % 的时间 | − | 40 | − | ns |
[译注 1] §8.4 正文与图 1 框图均出现驱动去激活阈值 $V_{deact(drv)}$（框图标注 −50 mV，与 $V_{reg(drv)}$ typ −55 mV 相区分），但 Table 6 未单列该参数行——原文如此，照录。
11.3 栅驱动器（GDA 与 GDB 脚）（Gate driver (pins GDA and GDB)）
| 符号 | 参数 | 条件 | Min | Typ | Max | 单位 |
|---|---|---|---|---|---|---|
| $I_{source}$ | 拉电流（source current） | 峰值电流 @ VCC = 5 V；VDS = −0.5 V；VG = 0 V | − | −0.4 | − | A |
| $I_{source}$ | 拉电流 | 峰值电流 @ VCC = 12 V；VDS = −0.5 V；VG = 0 V | − | −1.0 | − | A |
| $I_{sink}$ | 灌电流（sink current） | 调节电流（regulation current）@ VCC = 5 V；VDS = 0 V；VG = 5 V | − | 90 | − | mA |
| $I_{sink}$ | 灌电流 | 调节电流 @ VCC = 12 V；VDS = 0 V；VG = 10 V | − | 100 | − | mA |
| $I_{sink}$ | 灌电流 | 峰值电流 @ VCC = 5 V；VDS = 4 V；VG = 4 V | − | 0.6 | − | A |
| $I_{sink}$ | 灌电流 | 峰值电流 @ VCC = 12 V；VDS = 4 V；VG = 4 V | − | 1.0 | − | A |
| $R_{pd(G)}$ | 栅极下拉电阻（gate pull-down resistance） | 关断态（off-state）；VDSA/VDSB = 4 V；IGDA/IGDB = 30 mA；VCC = 12 V | 3.2 | 4 | 5 | Ω |
| $V_{G(max)}$ | 最大栅电压（maximum gate voltage） | VGDA/VGDB @ VCC = 5 V | 4.9 | 4.95 | 5.0 | V |
| $V_{G(max)}$ | 最大栅电压 | VGDA/VGDB @ VCC = 12 V | 10.5 | 10.75 | 11.0 | V |
| $V_{G(max)}$ | 最大栅电压 | VGDA/VGDB @ VCC = 15 V 至 38 V | 11 | 12 | 13 | V |
[译注 6] $I_{source}$ 为负值：按本表前言“电流以流入 IC 为正”，负号表示电流流出 IC（即对 SR MOSFET 栅极充电的拉电流）；$I_{sink}$ 为正值表示流入 IC（从 SR MOSFET 栅极抽取电流）。
12. 应用信息（Application information，全译）
采用 TEA1995T 的谐振型开关模式电源由初级侧半桥（primary side half-bridge）、变压器、谐振电容器与输出级组成。为获得低导通损耗的整流，输出级采用由 TEA1995T 控制的 SR MOSFET。
SR 开关的栅驱动电压取自相应漏极检测脚与源极检测脚之间的电压差。
必须特别关注漏极检测脚与源极检测脚的连接：这些脚上测得的电压直接用于产生栅驱动电压，测量出错会使栅驱动效率下降——栅电压要么过低、要么过高。这些脚的连接不得与功率走线相互干扰：功率走线承载高 dI/dt 电流，寄生电感引起的感应电压极易造成测量误差。
独立的源极检测脚使外部 MOSFET 的源极电压得以直接检测；不得借用承载电流的功率地走线作为检测参考。
12.1 谐振应用应用图（Application diagram resonant application，Figure 5）
Figure 5 采用 TEA1995T 的典型谐振应用（Typical resonant application with TEA1995T）（与 Figure 3 为同一张原理图，原图编号 aaa-016991）。
元件构成与连接：
- 初级侧：初级侧控制器（PRIMARY SIDE CONTROLLER）驱动半桥——开关管 Qprim1、Qprim2 与半桥电容 CHB，由 $V_{in}$ 供电；
- 变压器 TR 次级为中心抽头结构；两只 SR MOSFET（Qsec1、Qsec2）分别整流两个次级绕组的输出；
- TEA1995T（IC1）通道 A：DSA 接 Qsec1 漏极、SSA 就近接 Qsec1 源极（开尔文检测）、GDA 驱动 Qsec1 栅极；通道 B（DSB/SSB/GDB）对称地驱动 Qsec2；VCC 脚就近去耦（§8.2），GND 为公共地；
- 输出侧：经 $C_{out}$ 滤波得到 $V_{out}$。
设计要点（正文与 §8.2、§8.6 强调）：检测脚走线必须远离高 dI/dt 功率走线；源极检测必须就近接 SR MOSFET 源极引脚、不得借用功率地走线；VCC 去耦电容必须尽量贴近 IC。
12.2 多输出反激应用图（Application diagram multi-output flyback application，Figure 6）
Figure 6 采用 TEA1995T 的多输出反激应用（Multi-output flyback application with TEA1995T）（原图编号 aaa-016995）。
- 初级侧：初级侧控制器（PRIMARY SIDE CONTROLLER）驱动单只开关管 Qprim，由 $V_{in}$ 供电，反激变压器 TR；
- 次级两路输出：$V_{out2}/C_{out2}$ 与 $V_{out1}/C_{out1}$；各自的整流 SR MOSFET（Qsec1、Qsec2）置于低侧；
- TEA1995T（IC1）两通道（DSA/GDA/SSA 与 DSB/GDB/SSB）分别对两路输出的 SR MOSFET 做同步整流；VCC、GND 连接同前。
与 §1 呼应：TEA1995T 可用于多输出反激变换器、SR MOSFET 置于低侧——两个相互独立的驱动通道各司一路输出。
13. 封装外形（Package outline，Figure 7）
SO8：塑料小外形封装；8 引脚；体宽 3.9 mm（SOT96-1）。
Figure 7 封装外形 SOT96-1（SO8）。尺寸表（英寸尺寸由原始毫米尺寸推导；各尺寸格内为 Max/Min）：
| 单位 | A | A1 | A2 | A3 | bp | c | D(1) | E(2) | e | HE | L | Lp | Q | v | w | y | Z(1) | θ |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| mm | 1.75 | 0.25 / 0.10 | 1.45 / 1.25 | 0.25 | 0.49 / 0.36 | 0.25 / 0.19 | 5.0 / 4.8 | 4.0 / 3.8 | 1.27 | 6.2 / 5.8 | 1.0 / 0.4 | 1.05 / 0.6 | 0.7 / 0.3 | 0.25 | 0.25 | 0.1 | 0.7 / 0.3 | 8° / 0° |
| inches | 0.069 | 0.010 / 0.004 | 0.057 / 0.049 | 0.01 | 0.019 / 0.014 | 0.0100 / 0.0075 | 0.20 / 0.19 | 0.16 / 0.15 | 0.05 | 0.244 / 0.228 | 0.039 / 0.016 | 0.028 / 0.024 | 0.028 / 0.012 | 0.01 | 0.01 | 0.004 | 0.028 / 0.012 | （同 mm，0°~8°）[译注 7] |
注（照录）：
- 每侧最大 0.15 mm（0.006 inch）的塑料或金属凸出未包含在内。
- 每侧最大 0.25 mm（0.01 inch）的塑料或金属凸出未包含在内。
外形引用（REFERENCES）：
| 外形版本（OUTLINE VERSION） | IEC | JEDEC | JEITA | 欧洲投影（EUROPEAN PROJECTION） | 发布日期（ISSUE DATE） |
|---|---|---|---|---|---|
| SOT96-1 | 076E03 | MS-012 | — | — | 99-12-27；03-02-18 |
14. 缩写（Abbreviations，Table 7 全表）
Table 7 缩写
| 缩写 | 描述 |
|---|---|
| CDM | 器件充电模型（Charged Device Model） |
| ESD | 静电放电（ElectroStatic Discharge） |
| HBM | 人体模型（Human Body Model） |
| MOSFET | 金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor） |
| SOI | 硅绝缘体（Silicon-On-Insulator） |
| SR | 同步整流（Synchronous Rectification） |
| UVLO | 欠压锁定（UnderVoltage LockOut） |
15. 修订历史（Revision history，Table 8 全表）
Table 8 修订历史
| 文档 ID | 发布日期 | 数据手册状态 | 变更通知 | 取代（Supersedes） |
|---|---|---|---|---|
| TEA1995T v.3 | 20171205 | Product data sheet | − | TEA1995T v.2 |
| TEA1995T v.2 | 20161130 | Product data sheet | − | TEA1995T v.1 |
| TEA1995T v.1 | 20150730 | Product data sheet | − | − |
修改内容（Modifications，v.3）：• 第 10 节“Thermal characteristics（热特性）”已更新。
16. 法律信息（Legal information，要点）
16.1 数据手册状态（Data sheet status）
| 文档状态 [1][2] | 产品状态 [3] | 定义 |
|---|---|---|
| Objective [short] data sheet（目标[简版]数据手册） | Development（开发） | 本文档包含用于产品开发的目标规范（objective specification）数据 |
| Preliminary [short] data sheet（预发布[简版]数据手册） | Qualification（鉴定） | 本文档包含预规范（preliminary specification）数据 |
| Product [short] data sheet（产品[简版]数据手册） | Production（量产） | 本文档包含产品规范（product specification） |
- [1] 在启动或完成设计之前，请查阅最近发布的文档。
- [2] “short data sheet（简版数据手册）”一词在“Definitions（定义）”一节中解释。
- [3] 本文档所述器件的产品状态自本文档发布后可能已发生变化；多器件情形下可能各不相同。最新产品状态信息请查询 http://www.nxp.com。
16.2 定义（Definitions，要点）
- Draft（草稿）：仅为草案版本，内容仍在内部评审、须经正式批准，可能被修改或增补；NXP 不对文中信息的准确性或完整性作任何陈述或保证，并对使用该信息的后果不承担责任。
- Short data sheet（简版数据手册）：同一产品型号与标题的完整数据手册之摘录，仅供快速参考，不应假定它包含完整详细的信息；详细信息请见相应完整数据手册（可经当地 NXP 销售办事处索取）；与简版不一致或冲突时，以完整版为准。
- Product specification（产品规范）：产品数据手册提供的信息与数据定义 NXP 与客户之间约定的产品规范，除非双方书面明确另有约定；但任何使 NXP 产品被认定具备超出产品数据手册所述功能与质量的协议一律无效。
16.3 免责声明（Disclaimers，逐项要点）
- 有限保证与责任（Limited warranty and liability）：文中信息虽被视为准确可靠，但 NXP 不作任何明示或默示的陈述与保证，也不对使用后果负责；对来自 NXP 之外信息源的内容不担责；任何情形下均不对间接、附带、惩罚性、特殊或后果性损害（包括但不限于利润损失、节省损失、业务中断、产品拆装/更换相关成本或返工费用）负责，无论其基于侵权（含过失）、保证、违约还是其他法律理论；无论客户因何种原因遭受何种损害，NXP 对所述产品的累计责任均按 NXP《商业销售条款》（Terms and conditions of commercial sale）限定。
- 变更权（Right to make changes）：NXP 保留随时、不另行通知地变更本文档所发布信息（包括但不限于规范与产品描述）的权利；本文档取代并替换发布前提供的所有信息。
- 适用性（Suitability for use）：NXP 半导体产品并非为生命支持（life support）、生命攸关或安全攸关系统或设备而设计、授权或担保，也不适用于 NXP 产品故障或失灵可合理预期导致人身伤害、死亡或严重财产或环境损害的应用；NXP 及其供应商对此类设备中包含和/或使用 NXP 产品不承担任何责任——此类包含和/或使用的风险由客户自担。
- 应用（Applications）：文中所描述的应用仅作说明之用；NXP 不声明亦不保证此类应用无需进一步测试或修改即适用于特定用途。客户对其使用 NXP 半导体产品的应用与产品的设计及运行负责；NXP 对应用协助或客户产品设计不承担任何责任。判断 NXP 产品是否适合并符合客户的应用与产品规划以及计划中的应用与用途，是客户的唯一责任。客户应提供适当的设计与运行保障措施以最小化相关风险；客户应完成使用 NXP 产品的应用与产品的全部必要测试，以避免应用与产品或其第三方客户的应用或使用的失灵。NXP 在此方面不接受任何责任。
- 极限值（Limiting values）：超过一项或多项极限值（按 IEC 60134 绝对最大额定值体系定义）的应力将造成器件永久损坏。极限值仅为应力额定值（stress ratings only），不保证器件在这些条件下或超出本文档“推荐工作条件（若有）”或“特性”章节所给任何其他条件下的（正常）工作。持续或反复暴露于极限值将永久且不可逆地影响器件的质量与可靠性。
- 商业销售条款（Terms and conditions of commercial sale）：NXP 半导体产品按 http://www.nxp.com/profile/terms 公布的通用商业销售条款销售，除非另有有效的书面单独协议；若签订单独协议，则仅适用该协议的条款与条件。NXP 在此明确反对在采购 NXP 半导体产品时适用客户自己的通用条款与条件。
- 非出售或许可要约（No offer to sell or license）：本文档中任何内容均不得解释或构成可被接受的出售产品之要约，也不得构成任何版权、专利或其他工业或知识产权项下许可的授予、让与或默示许可。
- 出口管制（Export control）：本文档及所述物品可能受出口管制法规约束；出口可能需要主管当局的事先批准。
- 非车规产品（Non-automotive qualified products）：除非本数据手册明确声明该 NXP 产品为车规（automotive qualified），否则该产品不适合汽车用途，即未经按汽车测试或应用要求进行的鉴定或测试。NXP 不接受非车规产品被包含和/或用于汽车设备或应用的任何责任。若客户按汽车规范与标准将产品用于汽车应用的设计与使用：(a) 应在无 NXP 对该产品汽车应用担保的情况下使用；(b) 凡超出 NXP 半导体规范将产品用于汽车应用的，风险完全由客户自担；(c) 客户应就其在汽车应用中设计与使用产品而产生的、超出 NXP 标准担保与产品规范的任何责任、损害或产品失效索赔，对 NXP 半导体全额补偿。
- 翻译版本（Translations）：文档的非英文（翻译）版本仅供参考；译文与英文版本有任何不一致之处，以英文版本为准。
16.4 商标（Trademarks）
声明：所有被引用的品牌、产品名、服务名与商标均为其各自所有者的财产。
GreenChip——为 NXP B.V. 的商标。
译者附注
- Table 6 无 $V_{deact(drv)}$ 参数行：§8.4 正文与图 1 框图均出现驱动去激活阈值 $V_{deact(drv)}$（框图标注 −50 mV），但 Table 6 仅列 $V_{act(drv)}$（−400 mV）、$V_{reg(drv)}$（−55 mV）、$V_{swoff}$（+150 mV）三只阈值参数——原文如此，照录；框图阈值链与特性表交叉验证一致（−400/−55/+150 mV 三者吻合）。
- 图 1 框图驱动器供电标注 11 V：与 Table 6 中 VCC = 15~38 V 时 $V_{G(max)}$ typ 12 V（max 13 V）口径不同——框图为内部供电轨示意标注，照录，不影响特性表数据。
- Table 3 中 DSA/DSB 措辞：原文为 “drain sense input for synchronous timing MOSFET A/B”，“synchronous timing” 措辞全文仅此二处，疑为 “synchronous rectification”（同步整流）之笔误——照录并加注。
- §8.2 “(not only with Cout)” 中的 $C_{out}$：按 LLC 应用惯例，VCC 常由变换器输出电压产生，此处 $C_{out}$ 应指输出滤波电容（通常距 IC 较远）——意为不能仅靠它兼作 VCC 去耦；原文如此照录。
- Table 4 表注编号在 txt 文本层重复（“[1] [1]”、“[2] [2]”、“[3] [3]”），系 PDF 提取伪影，已按原义合并为单条；Ω、μ、°等字符在本篇 txt 层基本完好（不同于部分 NCP 文档的系统性单位乱码）。
- $I_{source}$ 负号：Table 6 前言规定“电流以流入 IC 为正”，故拉电流记为负值（−0.4 A @ 5 V、−1.0 A @ 12 V）；非原文错误。
- Figure 7 尺寸表 θ 列：txt 文本层度数符号丢失/错位（“8”“o”“o”），按 SOT96-1 通用规范补正为 0°~8°；英寸行 θ 值未单独印出（同一几何量），已加注。
- 交叉验证无矛盾：特性 2.1“节能运行供电电流低于 200 μA”与 Table 6 energy-save 档（max 180 μA）一致；§8.3“漏极检测可承受最高 100 V”与 Table 4 $V_{sense(D)}$ +100 V（DC）一致；特性 2.2“4.5~38 V”与 Table 4 $V_{CC}$ +38 V、Table 6 $V_{start}$（typ 4.55 V）一致。
- 本规格书无编号公式（区别于初级 PWM 控制器类规格书）；关键设计关系以 §8.4 四阶段文字描述与图 1 阈值链（−400 / −55 / −50 / +150 mV）为准，符号一律以 LaTeX 行内式标注。
上一级：TEA1995T