NCP1342 — 02 内部框图与工作原理

依据 onsemi NCP1342/D（Rev.23）§Introduction、§Functional Description、§Protection Features。图为手册原版翻拍；标注“推断/业界经验”处与手册事实分开。数值 typ 为主，出处见 01_规格书全译。

本篇总结

1. 全片时序由两条线索决定：关断时刻由 CS 达到设定点决定（设定点电平=FB/4+抖动斜坡，下限 VCS(MIN)），开通时刻由 ZCD 数谷决定（FB 选谷、谷底锁定锁谷）。其余一切模块都是在改这两条线的参数。
2. QR 的频率公式 fsw=1/(t_on+t_demag+t_v) 里 t_on、t_demag 都 ∝ I_pk——负载越轻频率越高（DS 原文：“load reduction increases the operating frequency”）。谷数增多不是为了降频，是为了抑制升频：深谷往周期里插入固定延时。
3. 谷底锁定（VLO）= 给每个谷选择比较器加 600 mV 迟滞 + 锁存：负载不变就钉死在一个谷，杜绝传统频率钳位的“两谷之间来回跳”——那种跳动正是可闻噪声与 EMI 抖动的根源。
4. 轻载四段舞步：谷 1→6（FB 1.4→0.9 V 分档）→ FF/VCO 折返（FB<0.8 V，死区 0→32 ms 线性加深，25 kHz 钳位）→ 跳模式（FB<0.4 V，脉冲群）→ Quiet-Skip 把突发频率压到 ≤800 Hz。
5. MPCM 的“先抬后降”很反直觉：进入折返瞬间把最小峰值电流抬高 400 mV（每周期能量变大→频率骤降），随 FB 再降又线性收回到 VCS(MIN)——既快速降频又压低跳模式进入功率点。
6. OPP 的巧劲：导通期辅助绕组天然呈现 −(N_AUX/N_P)·V_bulk 的负电压，分压后顶在 CS 设定点上——母线越高限流越低，零损耗零高压采样网络。
7. 保护不是阈值堆叠：AOCP 用“更短 LEB+更高阈值+连续 4 次”抓绕组短路；输出短路时干脆禁用谷底超时（等真退磁才发波），从机理上杜绝磁饱和——这是 NCP1342 区别于普通 QR 的标志性细节。
8. 待机 <30 mW 的预算：X2 放电集成（省 158 mW）+ 启动电流源关断（省 70 mW 级启动电阻常耗）+ 跳模式 ICC2 0.23 mA（12 V×0.23 mA≈2.8 mW）。

1. Overview：两条线索贯穿整个控制器

把 NCP1342 想成一位只在两个瞬间动手的指挥：

• “何时关断”：MOSFET 开通后，初级电流 i=Lp·di/dt 线性上升，R_CS 把它变成 CS 电压。CS 升至“设定点”（=FB/4.0，叠加抖动斜坡，频率下限 VCS(MIN)）→PWM 比较器翻转→DRV 拉低。关断由峰值电流定（电流模式本行）。
• “何时开通”：关断后次级续流（退磁期），退磁结束瞬间漏极开始振铃，VDS 摆过一连串越来越低的“谷”。ZCD/OPP 脚监测辅助绕组，谷底计数器每过一个谷加一；FB 电压决定在第几个谷开通。

所有功能块都能挂到这两条线索上：软启动改关断设定点的上升速率；MPCM/折返改关断的频率下限与周期里的死区；VLO 改“数到几就开通”；OPP 改关断设定点的上限；抖动给关断设定点加三角波；保护比较器在设定点异常时提前关断。

2. 内部框图走读（按信号流）

沿信号流读图：

1. FB 支路：FB 脚 → KFB=4.0 分压 → 同时供给三组比较器：谷底选择组（0.9~2.0 V 分档）、MPCM 进入/退出组（0.8/0.75 V）、跳模式组（0.4/0.45 V）。FB 是全片的“功率档位信号”。
2. CS 支路：CS 脚 → LEB1（265 ns）→ OCP 比较器（撞 VILIM1+VOPP）；→ LEB2（110 ns）→ AOCP 比较器（撞 VILIM2）；→ PWM 比较器（撞 FB/4+抖动−MPCM 频率下限）。三路输出进 DRV 逻辑。
3. ZCD/OPP 支路：退磁比较器（60 mV）→谷计数器→谷选择逻辑；负电压经 OPP 求和点叠加到 OCP 阈值上。
4. Fault Management 汇总块：过载定时器、AOCP 计数器、VCC OVP、Brown-out、热关断、Fault 脚、掉线检测全部汇到这里，统一输出“禁用/锁存/自恢复”三态。
5. 高压启动块：HV 脚 → 启动电流源（Istart1/Istart2 两档）+ Brown-out 比较器 + 斜率采样（掉线检测）+ X2 放电开关。

3. QR 控制律：一个开关周期的伏秒核算（本库推导，数值代入）

三个时间段（电流从零起拍的 DCM/QR 边界）：

导通:  t_on    = Lp·Ipk / V_bulk          （母线把电感"充"到 Ipk）
退磁:  t_demag = Lp·Ipk / V_OR            （电感能量按反射电压"放"回次级）
谷等待: t_v    ≈ π·√(Lm·C_par)           （退磁后谐振半个周期到谷 1；谷 n 再加 (n−1)·π·√(Lm·C_par)）

周期与频率：

T = t_on + t_demag + n·t_v        fsw = 1/T
P_in = ½·Lp·Ipk²·fsw              （每周期能量 × 频率）

关键推论（很多人第一反应是反的）：t_on、t_demag 都 ∝ Ipk，所以固定谷数下负载减轻（Ipk 下降）→周期变短→频率升高。DS 原文与此一致：“a load reduction increases the operating frequency”。谷数加深的作用是往周期里塞固定延时 t_v·n，把频率压回来。频率真正下降只发生在两处：谷内负载加重时（频率随功率升而降）与谷 6 之后的 VCO/折返段。

代入（本库 65 W 例：V_bulk=90 V 低线、V_OR=103 V、目标谷 1 @70 kHz、t_v≈1.5 µs）：两式联立消去 Lp 得闭式（本库推导）：

Ipk = 2·P_in·(1/V_bulk + 1/V_OR) / (1 − fsw·t_v)
    = 2×74×(1/90 + 1/103) / (1 − 70000×1.5e-6)
    = 148×0.02082 / 0.895 = 3.08 / 0.895 = 3.44 A
Lp  = 2·P_in/(fsw·Ipk²) = 148/(70000×11.83) = 179 µH ≈ 180 µH
复算: t_on=180µ×3.44/90=6.9 µs, t_demag=180µ×3.44/103=6.0 µs
      T=6.9+6.0+1.5=14.4 µs → fsw=69.5 kHz ✓
      P=½×180µ×3.44²×69.5k=74.0 W ✓（P_in=65/0.88=73.9 W）

谷底电压与开通损耗（推断+业界经验，按阻尼包络 e^(−t/τ)≈0.8 估）：谷 1 的 VDS ≈ V_bulk − 0.8·V_OR。低线 90 V：≈90−82=8 V，接近零电压开通（准 ZVS 名副其实）；高线 375 V：≈375−82=293 V，仍是硬开通，只是比不谷底开通的 478 V 好得多——这解释了为什么 QR 在高压输入时效率收益缩水，也解释了为什么高线满载反而更想多待几个谷（FB 自动做了这件事）。

4. 功能块详解

4.1 高压启动与 VCC 管理（DS 式 1）

动机：经典电阻启动 = 一颗大电阻常年挂在 375 V 母线上。要 3.75 mA 启动电流得 R≈100 kΩ（功耗 1.4 W，不可行）；取 2 MΩ 则 C_VCC=100 µF 充到 17 V 要 100 µ×17/0.19 mA ≈ 9 秒，且 V²/R=70 mW 永远在烧——“低待机与快启动”在电阻方案里是死结。

机理：片内 700 V 电流源分两档：VCC<0.7 V（VCC(inhibit)）时走 Istart1=0.5 mA（防 VCC 短路时烧芯片），之后 Istart2=3.75 mA。到 VCC(on)=17 V 关断。输入不够时（VHV<VBO(start)=112 V）不启动：VCC 以 ICC2≈1 mA 下滑到 9 V，电流源再来——充/放循环直到输入正常（DS 图 5/6）。

驱动功耗核算（DS 式 1）：ΔICC = fsw(kHz)·QG(nC)·10⁻³ mA。代入：70 kHz×45 nC×10⁻³=3.15 mA——比芯片本体 ICC3=1.0 mA 还大 3 倍，C_VCC 与辅助绕组按“芯片+栅驱动”总预算设计。

C_VCC 双重校验（本库例）：①启动充电 100 µF×16.3 V/3.75 mA≈0.44 s；②辅助接管前维持住：总耗 4.2 mA，允许跌 17→9 V：t=100 µ×8 V/4.2 mA=190 ms，而软启动只要 4 ms——裕量 40 倍，47 µF 也够，留 100 µF 给低频待机。

4.2 Brown-out 保护：为什么经 HV 脚测输入

动机：母线过低时（输入掉电/塌陷），QR 的峰值电流会自动加大试图维持输出，功率器件应力和过载定时器都会遭殃——不如直接停机。

机理：HV 脚电压 ∝ 母线瞬时值（二极管或+电阻直连）。跌破 VBO(stop)=98 V（标准版）→启动 tBO=70 ms 定时器——定时够长，两个工频周期的掉电（50 Hz 下 40 ms）不会触发；到期仍低才停机，进非锁定故障模式（HV 源继续维持 VCC，输入恢复自动重启）。

权衡：阈值高（112/98 V）适配全范围输入；低输入专用机型选 94/84 V 版（附加特性 H），否则 110 V 输入下沿母线 110×1.414−纹波≈140 V… 距 112 V 阈值余量很小，纹波稍大就误停。这是“版本选型”而非“参数调整”——下单时就要定。

4.3 掉线检测与 X2 放电：把安规要求变成一个片内开关

动机（核算）：IEC60950 要求拔插头后 X2 电容上的电压不能电人——放电时间常数 <1 s。2.2 µF 电容合规需要 R≤455 kΩ，在 264 VAC 下这颗电阻常耗 264²/440k≈158 mW，是 <30 mW 待机目标不可逾越的墙。

机理：HV 脚对输入电压数字采样并监测斜率：任何正斜率复位定时器；连续 100 ms（tline(removal)）无正斜率→判定掉线→启动放电周期。放电利用高压启动电路的“逆向重构”：32 ms（tline(discharge)）为限的突发放电（防过热），期间若 VCC 跌到 VCC(on) 会快速充回 VCC(X2_reg)=18 V——X2 电容的储能经 IC 给自己供电（推断，自 DS 图 21 的 VCC/ICC 波形）。循环放电直到交流恢复或 X2 电压 ≤30 V（VHV(discharge) 上限）。

数字核算：2.2 µF/375 V 峰值，电荷 825 µC，按 18 mA 放电 ≈ 46 ms——两轮突发放完，检测 100 ms+放电 ~64 ms，全程 <0.3 s，比 1 s 要求富余 3 倍。

设计红线：此功能要求 HV 脚必须接交流（二极管或之后）——接了直流（母线电容后）会被判“掉线”而反复放电、永远不开机。DS 用专门段落警告，04 篇列为陷阱 #1。

4.4 谷底锁定 VLO：为什么不抖谷是件大事

动机：传统 QR 用频率钳位限制最高频率，但负载恰好卡在钳位边界时，控制器会在“谷 n 达标”与“频率超限”之间反复切换——每个开关周期换一个谷，频谱连续难分辨，变压器发出可闻噪声。DS 原文承认这是 QR 的固有缺陷（“jump back and forth between two different valleys”）。

机理：谷选择电路按 FB 电压选谷（DS 表 7）：

选定谷 n 后锁存：FB 必须跌到 n→n+1 的下阈值，或涨到“n 谷阈值+600 mV”才切走。600 mV 迟滞专门盖住调节环引起的 FB 纹波——环路在谷内正常晃，谷不换。内部计数器每检测到一个谷加一，与阈值窗口比对即可。

图 12（65 W 低线实例）把这套逻辑画得很直白：谷 1~6 区间频率呈离散阶梯（每个谷内频率随功率缓降、切谷时跳升），谷 6 之下与极轻载段标着 VCO mode——频率不再被谷数量化，而由 FB 连续控制（即折返模式）。本库 03 篇 65 W 设计的谷 1 约 70 kHz，与图中 55~80 kHz 量级一致。

图 15 是全片轻载策略的状态图：横轴 FB，绿线=负载减轻（FB 降）、红线=负载加重（FB 升）。谷 6 以下 0.8 V 进 FF（折返），0.4 V 以下进入跳模式；注意 3.2 V 以上的“Fault!”阴影——FB>3.2 V 意味着设定点已 ≥0.8 V=VILIM1，峰值电流达到限流仍无法满足输出，只能由过载定时器终止（本库推断，数值自洽：3.2/4.0=0.8 V）。

4.5 谷底超时：检测不到谷也得继续走

动机：深谷振铃被严重阻尼时 ZCD 比较器可能漏检——驱动停止干等，输出悬空。

机理：最后一次退磁检测后最多等 ttout2=6.0 ms（稳态）必须发脉冲。VLO 下超时周期代替谷计数：FB 要第 5 谷但只检出谷 1~4 → 第 4 谷检出后 6 ms 发波；只检出 1~3 谷 → 超时跑两轮、12 ms 后发波（DS 原例）。

软启动期例外：启动时辅助电压低、DOPP 的偏移又妨碍检谷，6 ms 会短于退磁周期 → 强发脉冲即 CCM。因此软启动期改用 ttout1=100 ms——宁可启动缓慢，也不可未经检测进入 CCM。稳态 6 ms 同时限制了最低实用频率（1/6 ms≈167 Hz 以下不发生，实际由 25 kHz 钳位先到）。

4.6 频率折返（FF）与 MPCM：第 6 谷之后的“降频三连”

进入：FB 一路降到 0.8 V（VMPCM(entry)，迟滞退出 0.75 V）且已在谷 6 → 进入 MPCM+折返。

三件事同时发生（DS 图 14/正文）：

1. 最小峰值电流先抬：设定点频率下限从 VCS(MIN) 抬到 VCS(MIN)+VMPCM(delta)（xA 版 +400 mV）。每周期能量变大 → 同样功率需要的周期数骤减 → 频率大幅下降。对高频设计（谷 1 本来就 100 kHz+）这是把频率拉下来的第一脚重刹。
2. 死区线性加深：谷 6 检出后插入死区，从 0 随 FB 下降线性增到 tDT(MAX)——在 VFB=0.4 V 时达 32 ms（EC 表 min 口径；DS 正文写 36 ms typ 且同段另有“0 ms@0.4 V”的排印矛盾，按 ≥32 ms 做频率预算，标注待核实）。死区把周期直接拉长，频率跌向 25 kHz 钳位。注意：MPCM 接合前死区被消隐——保证谷 1~6 段仍是纯谷底开关。
3. 设定点再线性收回：FB 从 0.8 V 降到 0.4 V 途中，频率下限从 VCS(MIN)+Δ 收回 VCS(MIN)——最轻载时每脉冲能量最小，跳模式进入功率点被压低（跳得晚、跳得浅，待机纹波小）。

退出：1 ms 定时器（tMPCM）防边界振荡；FB 随时跌破 Vskip 或回升到谷 5 → 立即退出（不等定时器）。

做一次频率核算（本库例，xB 版 VCS(MIN)=150 mV、R_CS=0.2 Ω）：频率下限电流 0.75 A，抬到 550 mV 后 2.75 A；谷 6 周期≈3.75 µs×Ipk+6×1.5 µs+死区。Ipk=2.75 A、死区 16 µs 时 T≈10.3+9+16≈35 µs → 28 kHz；死区加深到 25 µs 时逼近 25 kHz 钳位——25 kHz 钳位先到，死区不再加深，交给跳模式。钳位发波前仍等退磁完成，不会 CCM。

4.7 跳模式与 Quiet-Skip：25 kHz 之下的最后一段

进入/退出：FB<0.4 V（Vskip）→当前脉冲结束即停；FB 回升过 0.45 V（Vskip+50 mV 迟滞）→脉冲恢复。由于最低频率+最小峰值电流双钳位，功率无法连续调到零——跳模式用“脉冲群”补齐最后一段。

Quiet-Skip 机理（DS 图 16）：进入突发后启动 1.25 ms 定时器（tquiet，版本 A；xB/xC 为 0.833/0.640 ms）与“数到 3”计数器。要点：①下一突发最早也要等定时器到期——突发频率被限在 ≤1/1.25 ms=800 Hz（xB=1.2 kHz、xC=1.56 kHz，恰为矩阵表中 Quiet-Skip 一栏的频率档）；②定时器不会强制发起周期：空载时 FB 上升慢，自然周期远大于 1.25 ms；③每组至少 3 个脉冲；④彻底退出突发模式需 FB>1 V。

噪声权衡核算（DS 事实+物理解读）：25 kHz 的脉冲群本身在可听阈值边缘，真正叫嚣的是突发重复频率——不带管理时它恰好扫过人耳最敏感的 1~5 kHz（“吱——”）。Quiet-Skip 把突发频率上限压到 800 Hz 以下，且空载时自然落在几 Hz 的“嗒、嗒”区，能量离散成单次 tick 而非持续音（解读部分属业界经验）。若仍闻噪声，先分清三源：突发频率（换 tquiet 档）、谷间跳动（确认 VLO 生效/FB 纹波）、机械噪声（浸漆/点胶），见 04 篇陷阱 #7。

轻载三段的功耗-噪声-纹波权衡核算（本库 65 W 例口径，xB 版）：

为什么分三段而不是一路降频到底：频率连续降到 25 kHz 以下就滑进音频、且深谷检测不可靠；跳模式让“每脉冲能量”保持频率下限值、只减少脉冲密度，频率下限不被突破——代价是纹波从“每周期”变成“每群”。群纹波核算：每组 ≥3 脉冲×51 µJ×0.88 ≈ 134 µJ，C_out=470 µF/20 V 时 ΔV≈134 µ/(470 µ×20)=14 mV——待机输出电容按“群能量”而非“周期能量”复核（本库推导）。

4.8 峰值电流控制律：FB→关断设定点的完整链

设定点=VFB/KFB(4.0)，受四重修饰：软启动斜坡（0→0.8 V/4 ms）→OPP 下移（−0~250 mV）→抖动三角波（±55~92 mV）→频率下限 VCS(MIN)（折返期先抬后收）。上限由 VILIM1=0.80 V 硬性限制——FB 再高也无法增大电流（图 15 的“Fault!”区）。前沿消隐 LEB1=265 ns：开通瞬间 MOSFET Coss 放电+整流管反向恢复电流全灌进 R_CS，没有消隐每个开通沿都会误关断。

前馈：母线升高→电流斜率变陡→同一设定点更早达到→占空比自动收窄，一个周期内完成——电流模式的固有优势，QR 不例外。

4.9 非耗散 OPP：利用辅助绕组的负感应电压

动机：QR 的最大功率 ∝ V_bulk×Ipk（近似），高压输入时限流不变则功率能力虚高 375/90≈4 倍——高线满载功率漂移、变压器/次级应力按最坏设计。直接分压采样母线？那又是一条常耗电阻链（与待机目标冲突）。

机理：导通期初级接地，辅助绕组同名端感应出 −(N_AUX/N_P)·V_bulk 的负电压——一个无需常耗元件的“母线镜像”。经 ROPPU/ROPPL 分压成 VOPP（负）叠加在 OCP 比较器阈值上：VCS(OPP)=VILIM1+VOPP（DS 式 2）。母线越高→负电压越大→限流越低→最大功率恒定。退磁期辅助电压变正，DOPP 导通旁路 ROPPU，保证谷检测幅度足够（≥8 V 建议值，内部钳位到 VCC）。

数字（DS 设计例 + 本库 65 W 复算，见 03 篇步骤 5）：N_AUX/N_P=0.18、ROPPU=270 kΩ、ROPPL=1 kΩ：高线 375 V → VOPP=−0.18×375×1/271=−249 mV（=31.25% 满补偿）；低线 90 V → −59.8 mV。为什么不用串联采样电阻：那要高压网络（常耗）或在功率回路加阻（恒损）——该方案零成本零损耗；代价是 ZCD 幅度与 OPP 增益被同一组电阻绑定，设计时两端都要校核（04 篇陷阱 #3/#6）。

4.10 频率抖动：展宽 EMI 频谱峰

三角波（fjitter 1.3/1.55/3.9 kHz、Vjitter 55~92 mV，版本决定）在 PWM 比较器前与 CS 求和——导通时间被缓慢调制，即开关频率低频摆动，EMI 频谱峰被展宽， quasi-peak/average 测试余量随之增加。

两个反直觉的陷阱：①抖动调制的是峰值电流，FB 环路会将其作为纹波抑制掉——环路带宽必须远低于 fjitter（DS 原文警告；经验取 ≤fjitter/4：选 3.9 kHz 版本可给 1 kHz 带宽留余地，选 1.3 kHz 版本则环路得压到 300 Hz）。②折返期设定点触及频率下限，抖动被频率下限削平——轻载看不到抖动效果（DS 原文），EMI 扫频要在中重载做。

4.11 软启动与栅压钳位

软启动=内部基准 VSSTART 4 ms 从 0 上升到 0.8 V，设定点被它钳制——每周期峰值电流渐增，变压器免受启动浪涌；每次上电/自恢复重新执行。DRV 的 12 V（max 14 V）有源钳位：VCC 可到 28 V 而栅压恒 ≤12 V——选 MOSFET 按 12 V 栅压查 R_DS(on)，不要按 15 V 查（那颗管子在 12 V 下可能不够饱和）。

4.12 从插电到稳态的完整时间线（把前面的块串起来）

这条时间线解释了两个现场常问的问题：为什么“插电到有输出”接近半秒（Istart2 充电是瓶颈，C_VCC 不宜过大）；为什么拔插头后插脚电压“一阵一阵”地掉（32 ms 突发放电的节拍）。

5. Device Functional Modes（模式与切换条件总表）

6. 保护机制逐个讲物理机理

6.1 AOCP（异常过流）：为什么 VILIM1 之外还要一层

绕组短路时电感只剩漏感：di/dt=V_bulk/L_leak，以 375 V、L_leak=1.5 µH 计 = 250 A/µs——VILIM1 的 LEB（265 ns）尚未结束，电流已冲过 66 A，任何“逐周期限流”都来不及。NCP1342 的三层组合措施：①更短消隐 LEB2=110 ns（更早生效）；②更高阈值 VILIM2=1.2 V（=1.5×VILIM1，重载正常波形永不误触）；③连续 4 次才锁定——浪涌测试的单周期尖峰被计数器滤掉，真短路则每周期都触发、4 周期（~微秒级四周期）内停机。任何一次正常 DRV 脉冲都把计数清零。需要指出：锁定前的最后几个周期电流确实很高，AOCP 的价值是尽快停机而非无损伤限流。

6.2 输出短路防磁饱和：不发波优于限流发波

输出短路→次级反射电压≈0→初级电流关断后永远退不了磁。普通 QR 控制器的退磁超时到点强发脉冲→磁通每周期净增→磁芯饱和→初级电感坍缩成漏感→电流失控。NCP1342 的解法（DS §Output Short Circuit Protection）：ZCD 脚电压高于 armed 阈值期间，谷底超时定时器被禁用——短路电流大，漏感储能 ½L_leak·I² 大，振铃足以触发 ZCD，于是控制器就一直“等退磁”：没有退磁就没有下一脉冲，磁通每个周期都被复位，饱和链条从机理上被切断。[译注：这是 NCP1342 标志性保护细节，00 篇 §17.7。]

6.3 过载定时器：积分器而不是单次计时器

tOVLD=160 ms 的计数器故障在则加、撤则减——电机启动类的间歇过载（短时超越、随即回落）计数无法累积，不会误触发；连续 160 ms 持续处于 VILIM1 才判过载。动作分版本：A 锁定 / B 进自恢复（2 s 一轮的短促重试，平均功率≈160 ms/2 s≈8% 占空——次级整流与输出电容的热校验按此算）。

6.4 VCC OVP：无代价的输出过压保护

反馈链断裂（光耦失效、TL431 开路）→输出过压→辅助绕组电压同步升高→VCC 先过 28 V→锁定。没有花一颗外围器件，就覆盖了“反馈失效”最危险的后果——但注意它保护的是 VCC≤28 V 对应的输出电压，辅助/输出匝比定多少，保护灵敏度就多高（辅助空载反冲设计要留余量，04 篇陷阱 #9）。

6.5 其余后备保护

CS 开路→1 mA 上拉抬脚禁用；CS 短路→ton(MAX)=32 ms 限制每脉冲（不作真正保护但防永久导通）；热关断 140 ℃/迟滞 40 ℃，非锁定自恢复；掉线事件可清几乎所有锁存（因为拔插头=物理断电确认）。

7. 精炼要点（速记表）

下一篇：04_典型应用与设计计算——把本篇的机理落成 65 W USB-PD 的编号式设计步骤。

上一级：NCP1342