UCC28700 — 03 典型应用与设计计算（5 V/1 A USB 适配器，DS 式 7~30 全流程 + EVM 交叉校验）

依据：TI SLUSB41A §9.2（典型应用，式 7~30、表 1 设计参数）+ SLUU968（UCC28700EVM-068 实贴值）。每步=公式→代入→结果→EVM 校验；「本库推导」为本库补算，与官方公式冲突处以 DS 为准。EVM 实物图与 BOM 全表见 06_EVM用户指南精译。

本篇总结

1. PSR 反激的设计主线是一条匝比链：N_PS 定副边应力与 CC 点 → N_AS 定 VDD 自供电下限 → N_PA 定掉电阈值——三个匝比各自被一条 DS 公式锁死（式 22/26/15），互相咬合，EVM 实贴值反推的三个匝比（14、3.84、3.65）与设计值（≤14.3、3.74、3.65）在 ±3% 内互洽（本篇 §4 亮点）。
2. CC 精度锚在两个常数上：DMAG_CC=0.425（内部固定）与 V_CCR=319 mV——R_CS 一只电阻就定恒流点（式 23），本库代入 EVM 值反算 I_OCC=0.98 A，与 1 A 目标差 2%，全部来自 η_XFMR=0.9 的估计精度。
3. 待机功率核算是三项加法（式 27/29/30）：变换器 9.7 mW + 启动电阻 6.9 mW + 缓冲 2.5 mW ≈ 19.1 mW < 30 mW 达标——UCC28700 的五级能效达标是“算出来的”，不是“测出来的侥幸”。
4. EVM 有三处“实贴≠按公式”的诚实记录：CDD 按全 COUT=1120 µF 应取 584 nF、实贴 330 nF（对应单只 560 µF 口径）；R_PL 按式 28 算 3.46 kΩ、实贴 3.01 kΩ（对应 η_SB≈56% 假设）；CBC 悬空不补——三处均不影响功能，但提示公式链给的是“下限/上限”，量产值要按实测校准。
5. 最小导通时间 300 ns 与最小退磁时间 1.1 µs（式 9/10）是“高线轻载不失控”的校验步——很多人漏做，后果是高线空载电压漂移/打嗝。

1. 典型应用电路

两图分区对照（DS 图 19 是“原理化”画法，EVM 图 2 是“实贴”画法）：

2. 设计要求（DS 表 1 与 EVM 规格表合并口径）

假设参数：V_F（副边肖特基近零电流）=0.3 V（预载端）；满载电流下 V_F≈0.5~0.6 V（L_P 计算用）；V_F 辅助整流管 V_FA=0.5 V；V_OCBC（线缆补偿目标）=0 V（EVM CBC 悬空）；η_XFMR=0.9（=1−5% 磁芯绕组−3.5% 漏感−1.5% 偏置，DS 示例）；η_SB=0.625（DS：5 V USB 充电器取 60%~65%）。

3. 逐步设计（式 7~30 全流程）

Step 1 副边整流管反压（式 7）

V_REV = V_IN(max)×√2/N_PS + V_OCV + V_OCBC

代入（先试 N_PS=14，V_IN(max)=240 V）：V_REV = 240×1.414/14 + 5 + 0 = 24.2+5 = 29.2 V → 选 40 V 肖特基。 EVM 校验：D2=B340LB（40 V/3 A）✓（裕量 1.37 倍，考虑振铃后仍安全）。

Step 2 MOSFET VDS 应力（式 8）

V_DSPK = V_IN(max)×√2 + (V_OCV+V_F+V_OCBC)×N_PS + V_LK

代入：V_DSPK = 339.4 + (5+0.4)×14 + V_LK = 339.4+75.6+V_LK = 415+V_LK。V_LK 由钳位电路决定：EVM 用 82 V TVS（SMBJP6KE82A），钳位平台≈90~110 V → V_DSPK≈455~465 V。 EVM 校验：Q1=STD2HNK60Z-1（600 V）✓（裕量约 25%）。

Step 3 输出电容（式 11，瞬态要求）

C_OUT = I_TRAN × (1/f_SW(min) + 150 µs) / V_OΔ

代入（I_TRAN=0.5 A，f_SW(min)=1 kHz，V_OΔ=0.9 V）：C_OUT = 0.5×(1 ms+0.15 ms)/0.9 = 0.5×1.15 ms/0.9 = 639 µF。 EVM 校验：C2/C3=2×560 µF=1120 µF ✓（1.75 倍裕量——阶跃实测落在 4.1~6 V 窗口内，见 05 篇图 9~12）。

Step 4 输出电容 ESR（式 12 + 译注）

DS 原式 R_ESR=V_RIPPLE×0.8/(I_PP(max)×N_PS) 印刷存疑（N_PS 疑应在分子，见 00 篇译注 3）。按物理关系（副边峰值电流 I_S,pk=I_PP(max)×N_PS）本库推导：

R_ESR ≤ 0.8 × V_RIPPLE / (I_PP(max) × N_PS) = 0.8×0.1/(0.366×14) = 15.6 mΩ

（I_PP(max) 用 Step 12 结果 0.366 A。）EVM 校验：2×Nichicon RHT1A561MDN1（560 µF/10 V，单只阻抗约 30 mΩ@100 kHz）并联 ≈15 mΩ ✓ 贴线达标。

Step 5 VDD 电容（式 13）

C_DD = (I_RUN + 1 mA) × (C_OUT × V_OCC / I_OCC) / (V_DD(on) − V_DD(off) − 1 V)

代入（I_RUN=2.1 mA，V_OCC=2 V）：按 EVM 实际 C_OUT=1120 µF：C_DD = 3.1 mA×(1120 µ×2/1)/(21−8.1−1) = 3.1 mA×2.24 ms/11.9 V = 584 nF；按单只 560 µF 口径：292 nF。 EVM 校验：实贴 C7=330 nF ⚠️——对应单只 560 µF 口径（或 TI 计算时用了更早的 C_OUT 值）。330 nF 在推荐范围 0.047~1 µF 内且 EVM 实测启动/恒流段正常（05 篇图 5~8）；量产建议按全 C_OUT 口径放大到 560~680 nF 留裕量（本库建议，推断）。

Step 6 启动电阻（式 14）

R_STR = √2 × V_IN(min) / (I_START + V_DD(on) × C_DD / T_STR)

代入（V_IN(min)=90 VAC——EVM 标注口径；I_START 取 max=1.5 µA；C_DD=330 nF；T_STR=1 s）：R_STR = 127.3/(1.5 µA + 21×0.33 µ/1) = 127.3/(1.5 µ+6.93 µ) = 127.3/8.43 µ = 15.1 MΩ。 EVM 校验：R4/R5/R6=3×5.11 MΩ=15.33 MΩ ✓✓（差 1.5%，完美咬合——同时确认 TI 的 CDD 计算用的就是 330 nF）。三只串联还顺带分摊了 325 V×√2≈460 V 峰值电压。

Step 7 VS 上端电阻 R_S1（式 15）

R_S1 = V_IN(run) × √2 / (N_PA × I_VSL(run))

本式要“反着用”：匝比 N_PA 尚未定，DS 流程是先用变压器设计定 N_PA，再用本式定 R_S1。取 N_PA=N_PS/N_AS=14/3.84=3.65（N_AS 见 Step 11）→ R_S1 = 70×1.414/(3.65×220 µA) = 99.0/(0.803 mA) = 123.3 kΩ。 EVM 校验：R7=121 kΩ ✓（差 2%，匝比圆整所致；反推 EVM 的 V_IN(run)=220 µA×3.65×121 k/1.414=68.7 VAC，DS 设计表目标 70 VAC ✓）。

Step 8 VS 下端电阻 R_S2（式 16）

R_S2 = R_S1 × V_VSR / (N_AS × (V_OCV+V_F) − V_VSR)

代入：R_S2 = 121 k×4.05/(3.84×(5+0.3)−4.05) = 490 k/(20.35−4.05) = 490 k/16.30 = 30.06 kΩ。 EVM 校验：R9=30.1 kΩ ✓✓（差 0.1%）。反算调节点：V_OUT = 4.05×151.1/30.1/3.84×…——V_AUX@采样 = 4.05×151.1/30.1=20.33 V → V_OUT=20.33/3.84−0.3 = 4.99 V ✓✓。

Step 9 线补偿电阻 R_LC（式 17）

R_LC = K_LC × R_S1 × R_CS × T_D × N_PA / L_P

T_D=内部 50 ns+MOSFET 关断延时；L_P=950 µH（EVM T1 标称）。先按 EVM 实贴 R_LC=4.64 kΩ 反推 T_D：T_D = R_LC×L_P/(K_LC×R_S1×R_CS×N_PA) = 4.64 k×0.95 m/(25×121 k×2.05×3.65) = 4.408/22.49 = 196 ns → 即 MOSFET 关断延时假设≈146 ns（含内部 50 ns），量级合理（STD2HNK60Z-1 关断延时数十 ns 级+驱动下降时间，待核实具体值）。 正向验算（T_D=195 ns）：R_LC = 25×121 k×2.05×195 n×3.65/0.95 m = 4.65 kΩ ≈ 4.64 kΩ ✓✓。

Step 10 输入电容与最小母线电压（式 19/20）

P_IN = V_OCV × I_OCC / η = 5×1/0.75 = 6.67 W（输出 5.3 W 含预载/偏置 → 按 7.6 W 口径更保守）
C_BULK = 2×P_IN×(0.25 + arcsin(V_BULK(min)/(√2×V_IN(min)))/(2π)) / ((2×V_IN(min)²−V_BULK(min)²)×f_LINE)

迭代（V_IN(min)=100 VAC，f_LINE=47 Hz，P_IN=7.6 W）：试 V_BULK(min)=85 V → arcsin(85/141.4)=0.645 rad → 系数=0.25+0.103=0.353 → C_BULK=15.2×0.353/((20000−7225)×47) = 5.37/601475 = 8.9 µF；试 90 V → 9.8 µF。→ 取 9.4 µF 对应 V_BULK(min)≈88 V@100 VAC；若按 EVM 的 90 VAC 低线口径迭代得 V_BULK(min)≈68 V。 EVM 校验：C4/C5=2×4.7 µF=9.4 µF ✓（按 90 VAC 口径 N_PS(max) 校验见 Step 11）。

Step 11 匝比链：D_MAX → N_PS(max) → N_AS（式 21/22/26）

D_MAX = 1 − (T_R/2)×f_MAX − D_MAGCC      （T_R/2 = DCM 谐振半周期 = 1 µs@500 kHz）
N_PS(max) = D_MAX × V_BULK(min) / (D_MAGCC × (V_OCV+V_F+V_OCBC))
N_AS = (V_DD(off) + V_FA) / (V_OCC + V_F)

代入：D_MAX = 1−1 µs×105 kHz−0.425 = 1−0.105−0.425 = 0.475； N_PS(max)（按 EVM 90 VAC 口径，V_BULK(min)=68 V）= 0.475×68/(0.425×(5+0.4)) = 32.3/2.295 = 14.1 → 取 N_PS=14 ✓（推荐范围 13~15 之内，且贴着 90 VAC 低线的上限——EVM 的匝比是为 90 VAC 设计的，本库判读）； N_AS = (8.1+0.5)/(2+0.4) = 8.6/2.4 = 3.58（V_F 此处用 0.4；取 0.3 则 3.74）。 EVM 校验：反推 N_AS=R_S2 链 = 3.84（Step 8 的 30.06 kΩ 由 3.84 得来）——与计算值 3.58~3.74 差 3~7%：漏感能量向 VDD 额外供电允许用更低匝比（DS 式 26 注），TI 取了上限侧的 3.84 保证低输出时 VDD 裕量 ✓（见本库 02 篇 §6 的 25 V↔2 V 自供电验算）。

Step 12 电流检测电阻 R_CS（式 23）

R_CS = V_CCR × N_PS / (2 × I_OCC) × η_XFMR = 0.319×14/(2×1)×0.9 = 4.466/2×0.9 = 2.01 Ω

EVM 校验：R13=2.05 Ω ✓（若按 N_PS=14.3 的精确匝比反推：0.319×14.3/2×0.9=2.05 Ω——完全咬合，佐证 EVM 匝比≈14.3，即 14:1 的标称+绕组容差）。I²R 损耗：I_RMS²×R_CS——DCM 三角波 RMS=I_PP×√(D/3)=0.366×√(0.475/3)≈0.146 A → 0.146²×2.05=43 mW（1206 封装轻松）。

Step 13 原边峰值电流（式 24）

I_PP(max) = V_CST(max)/R_CS = 0.75/2.05 = 0.366 A
I_PP(min) = I_PP(max)/3 = 0.122 A（K_AM=3）

Step 14 原边电感（式 25）

L_P = 2×(V_OCV+V_F+V_OCBC)×I_OCC / (η_XFMR × I_PP(max)² × f_MAX)

代入（满载 V_F 取 0.6 V——B340LB 在 5 A 峰值/热态下：V_OCV+V_F+V_OCBC=5.6 V）：L_P = 2×5.6×1/(0.9×0.366²×105 k) = 11.2/12659 = 885 µH。 EVM 校验：T1=750312723（Würth），950 µH ±10% = 855~1045 µH ✓（885 µH 落在容差窗内；V_F 取 0.5 V 时算得 869 µH，同样在窗内——L_P 对 V_F 假设敏感，按变压器厂实测校准）。

Step 15 校验最小 T_ON 与 T_DMAG（式 9/10，高线轻载不失控）

T_ON(min) = (L_P/(V_IN(max)×√2)) × (I_PP(max)/V_CST(max)) × V_CST(min)
T_DMAG(min) = T_ON(min) × V_IN(max)×√2 / (N_PS × (V_OCV+V_F))

代入（高线 240 VAC，轻载 V_CL 低→V_CST(min)=0.25 V）：T_ON(min) = (885 µ/339.4)×(0.366/0.75)×0.25 = 2.608 µ×0.488×0.25 = 318 ns ≥ 300 ns 目标 ✓；T_DMAG(min) = 318 n×339.4/(14×5.6) = 107.9/78.4 = 1.38 µs ≥ 1.1 µs 目标 ✓。两项都过——高线轻载时导通/退磁时间仍够采样器工作。

Step 16 待机功率核算（式 27/28/29/30）

P_SB_CONV = P_OUT × f_MIN / (η_SB × K_AM² × f_MAX)      （f_MIN = f_SW(min)×1.15 = 1.15 kHz）
R_PL = V_OCV² / (P_SB_CONV − 2.5 mW)
P_RSTR = V_BLK² / R_STR                                   （V_BLK=325 V 待机测量口径）
P_SB = P_SB_CONV + P_RSTR + 2.5 mW（缓冲估计）

代入：P_SB_CONV = 5×1150/(0.625×9×105 k) = 5750/590625 = 9.7 mW； R_PL = 25/(9.7 m−2.5 m) = 3.46 kΩ（本库按 η_SB=0.625）；P_RSTR = 325²/15.33 M = 6.9 mW； P_SB = 9.7+6.9+2.5 = 19.1 mW < 30 mW ✓✓（还有 36% 裕量给最恶劣高线）。 EVM 校验：R2=3.01 kΩ ⚠️ 比计算值 3.46 kΩ 小 13%——对应 η_SB≈0.56 的更保守假设（TI 按低效率估计预载多一点）；预载功耗 25/3.01 k=8.3 mW，仍在待机预算内 ✓。

4. 设计结果汇总与 EVM 交叉校验总表

⁺式 12 按本库推导口径（DS 原式印刷存疑，见 00 篇译注 3）。

本库亮点校验：三个匝比三条独立证据链互洽

• N_PS=14：式 22 上限 14.1（90 VAC 口径）✓；R_CS 反推 14.3（式 23 与 2.05 Ω）✓；L_P 反推落在 950 µH 窗内 ✓；
• N_AS=3.84：R_S2=30.1 kΩ 精确反推（式 16 逆用）✓；VDD 自供电验算 25 V↔输出 2 V→10.9 V>8.1 V ✓；
• N_PA=3.65：R_S1=121 kΩ 反推 V_IN(run)=68.7 VAC≈设计目标 70 VAC（式 15 逆用）✓；N_PA=N_PS/N_AS=14/3.84=3.65 与两者独立吻合 ✓。

三条链没有一条是“假设出来”的——全部由 EVM 实贴电阻值与 DS 公式互相锁定。这套交叉校验方法本身就是复刻/仿制 PSR 设计时的核对模板。

5. 应用曲线解读（DS 图 20~27 / EVM 图 4~13）

• 效率（DS 图 20/EVM 图 4）：115 V 满载≈76%、230 V 满载≈74%；25% 载时 230 V 效率跌到 ~65%——PSR 轻载效率低是 FM1 段频率还不低的残留损耗，USB 平均效率（25/50/75/100% 四点）达标即可。
• 启动（DS 图 21~24/EVM 图 5~8）：空载启动输出无过冲、5 Ω 负载启动呈恒流斜坡上升（CC 段直到 V_OUT 进窗）——对应 02 篇 §6 的“前三个周期 I_PP(min)+恒流充 C_OUT”。
• 负载阶跃（DS 图 25/26/EVM 图 9~12）：0.1→0.6 A 阶跃 V_OUT 落在 4.1~6 V 窗口内，恢复由 C_OUT 后备支撑（PSR 无快速环）。
• 纹波（DS 图 27/EVM 图 13）：CH4=输出端、CH2=1 m 线缆末端并 1 µF——线缆末端纹波 <50 mV（DS 图 27 标注 3 m 线缆，EVM 图 13 标注 1 m，两文口径不同，结论一致：线缆末端更干净，线缆电感+1 µF 构成第二级滤波）。

精炼要点

上一级：UCC28700