MP6951 — 02 内部框图与工作原理

依据 MP6951 Rev.1.0（MPS）§9 功能框图（图 1）、§10 工作原理（图 2~4、式 1）、§11 应用信息（图 5~6、式 2~4）。图为手册原版翻拍。数值 min/typ/max；“本库推算/推断”为本库工程分析，与手册事实分开标注。 定位对标：本篇相当于 TI 数据手册 “Detailed Description” 章的深读版——Overview → 框图走读 → 逐功能小节 → 工作模式表。

本篇总结

1. 简述内核：MP6951 是一个具备波形识别能力的二极管仿真器——核心是一只 SR 锁存器：置位 = “体二极管已导通（VDS<−80 mV）且不是振铃”，复位 = “电流将尽（VDS 回升越过 −4 mV）”。
2. 供电由两路电流源构成：SRD/HVC 两路内部电流源自举 VDD（43/50 mA 级 typ），按 VDD 电压高低自动调度，钳位在 6.5 V（typ）——这使它成为“无需辅助绕组、VOUT 可到 0 V”的 SR 方案。
3. 开通始终由体二极管先行触发：ZVS/ACF 的时序里，谐振先把 VDS 压到体二极管导通（这是次级零电压开通的物理前提），SR 管随后在 −80 mV 判据触发下、以 30 ns 延迟从体二极管无缝接替导通。
4. 防误开通设三重防护：① tW 时间窗（每周期采样平台时长，长短甄别振铃/真平台，驱动分快慢两档）；② 开通消隐 tMOT=0.62 µs（防止栅压上升期被振铃拉低误关断），期间 VDS>+1.8 V（VB-ON）则立即急停；③ 关断消隐（关断后锁死，直到 VDS>+1.8 V 才解锁，防体二极管导通期“抖动重开”）。
5. 导通期的 40 mV 调节有三重作用：损耗可预算（P≈I×40 mV，与管子无关）、关断前栅极预放电（20 ns 快速关断的前提）、并由此外推出“RDS(ON) 不能选太低”的选型硬约束（式 4）。
6. 20 ns 关断延迟的真正意义：不是省那 80 ns 的导通损耗（5 A/1 MHz 下约 0.3 W，本库推算），而是保证 1 MHz 死区预算——100 ns 级关断在 1 MHz 下会直接耗尽死区，把“效率问题”升级成“直通炸机问题”。
7. 手册未展开处（待核实）：t1“平台”的精确定义与 HGC/LGC 逐周期切换的内部判据属 MPS 专利细节（DS 页脚注明 Patent Protected）；工程师按“tW 取在振铃谷宽与真平台时长之间”整定即可。

1. Overview：它在系统里的位置

反激次级的完整软开关链条是：初级创造 ZVS 条件（如 ACF 的钳位谐振、QR 的谷底开通）→ 次级 VDS 被谐振压到体二极管导通 → SR 管零电压接替导通 → 退磁电流线性下降 → 电流将尽时 SR 提前关断、体二极管承接最后一段尾部电流 → 谐振过渡进入下半个周期。MP6951 只负责链条中段（接替导通→提前关断），但中段恰是损耗与直通风险最集中的地方：接替导通偏晚，体二极管多承受 0.7 V×I 的损耗；关断偏晚，轻则电流倒灌、重则与初级直通。

类比：SR 管像接力赛第二棒选手，体二极管是第一棒。MP6951 的职责是——看清第一棒什么时候到（SRD 检测）、确认不是观众冲进跑道（振铃甄别）、起跑要快（30 ns）、交棒前先减速（40 mV 预放电）、到点立刻撒手（20 ns）、交完棒不许回头再争夺（关断消隐）。

2. 框图走读（按信号流，DS 图 1 原版）

从左到右按信号流走一遍：

1. Power Management（左上）：HVC 与 SRD 两路各挂一个内部电流源（I_VDD_HVC / I_VDD_SRD），汇到 VDD 节点，内部设两个调节点 VDD_HVC / VDD_SRD——这是“两路供电”的全部硬件。
2. SRD 高压检测前端：SRD 电压（VDS）一路馈送至供电管理，一路馈送至判定核心。
3. Intelligent VDS Ringing Detection（中）：内置 VON/VOFF 比较器、最短导通时间（Min On Time=tMOT）与 t1 采样单元——这是芯片的核心判定逻辑。
4. VDS Ringing Detection Window Unit（下，TW 脚）：把 R_TW 电阻换算成时间窗 tW（式 1），供判定核心比对。
5. SR 触发器（S/R）+ Drv On/Off Unit（右）：判定结论落进锁存器；置位端（Q/S）管“开”，复位端（Q/R）管“关”。
6. Driver Unit（右上）：供电取自 VDD，输出 DRV——三档能力（0.5 A/100 mA 源、3 A 灌）由判定核心调度。

读框图的要点：所有模拟设计的精华都在“判定”层，驱动层只是执行。所以 01 篇强调 SRD/GND 接线质量，本篇说明判定逻辑的多重防护机制。

3. VDD 自供电与 UVLO（DS §10.2/10.3）

动机：次级侧没有初级那种“辅助绕组+启动电阻”的供电条件；输出电压又可能在 0 V~满压之间宽调（USB-PD），不能依赖输出电压持续供电。

机理（DS 原文三段式）：

• VDD < VUVLO（4.2 V typ）：SRD 路内部电流源（IVDD_SRD，typ 43 mA @SRD=30 V）给 VDD 电容充电——此时漏极电压高（反激关断期），是获取充电电流最充分的时段；
• VUVLO ≤ VDD < VDD_SRD（4.9 V typ）：HVC 路与 SRD 路同时充（IVDD_HVC typ 50 mA @HVC=12 V）；
• VDD ≥ VDD_SRD：SRD 路停充，仅 HVC 路充电，VDD 被钳位在最大值 VDD_HVC（6.5 V typ）。

本库解读（调度逻辑的物理直觉）：SRD 接的是漏极——它检测到的电压是间歇的（导通期≈0，关断期高）；HVC 在高侧应用里与 SRD 同源（也接漏极），但走的是 LDO 稳压路径。两路并联的意义是冗余 + 分工：启动/低压时靠 SRD 电流源直接大电流充电（43 mA 直接灌入），稳态时靠 HVC 的“精调”（钳位 6.5 V）。

为什么需要 UVLO 及其迟滞：VDD 未充到 4.2 V 就工作，栅压不足 → SR 管欠压驱动、导通不良 → 既不省电又发热。UVLO 之下 DRV 保持低（DS §10.3），芯片进入休眠（ISD ≤100 µA）。迟滞 0.2 V 防止 VDD 在阈值附近波动导致工作状态反复切换。

本库推算（启动时间核算）：CDD=1 µF，从 0 充到 4.2 V，按 SRD 路 43 mA：(1 µF×4.2 V)/43 mA ≈ 98 µs——几到几十个开关周期内完成，用户无感。注意这是电流源口径；若 SRD 串阻 1 kΩ，电流被欧姆律压到 (30−4)/1 k=26 mA，启动时间延长至 ≈160 µs——仍在可用范围，但说明了串阻上限的由来。

三段状态的调度用一张表看清：

为什么 SRD 路在 VDD≥VDD_SRD 后停充（推断）：手册只给行为不给原因。合理的设计意图：SRD 是检测脚，充电电流大时会在检测通路与漏极节点上造成波形扰动，稳态后将其关断既节省功耗，又为 SRD 提供更干净的测量环境——这与 DS §11.2“HVC 充电电流会在 SRD 电阻上造成欠佳压降”的提示互相印证。

设计含义：C_VDD 的取值要同时满足“启动时间可接受”和“导通期（两路都不充电的时段）电压跌落可接受”（ΔV 核算见 01 §2.4；取值见 03 §步骤 4）。

4. 开通相位：体二极管先行（DS §10.4，图 2）

动机：SR 管不能提前开通。初级关断瞬间，次级电流还没建立到足以承担电感电流的水平，必须先由体二极管承担导通（图 2 最左：VDS 从 VB-OFF 高位跌落，穿过 VON）。若强行提前开通，轻则无电流可整流，重则初级还在导通时次级先通=直通。

机理（DS 原文）：当 VDS（VSRD−VGND）因体二极管导通而跌破开通阈值 VON（−110/−80/−50 mV），SR MOSFET 经一段开通延迟后开通。图 2 还标出完整的时间链：开通延迟 → 开通消隐（tMOT）→ （导通期，栅压在电流下降时被逐步拉低，“Driver begin to be pulled down”）→ 关断延迟 → 关断消隐。

按图 2 走一遍时间轴（本库解读，ns 量级）：

ZVS 场景的特殊性（本库解读）：在 ZVS/ACF 里，“体二极管先行”不是缺陷而是设计前提——谐振过渡把次级 VDS 压到 −0.7 V（体二极管导通压降）时，开关节点电压已≈0，SR 管此刻开通就是零电压开通，开通损耗几乎为零。所以 MP6951 的 30 ns 快开通并非为了降低开通损耗本身，而是为了压缩体二极管的先行导通时间：

本库推算（体二极管先行导通损耗核算）：次级峰值电流 10 A、体二极管压降 0.9 V、先行导通时长=tDON_FAST(30 ns)+栅压充到平台(~11 ns)≈41 ns → 每周期损耗 E=0.9 V×10 A×41 ns≈0.37 µJ，fSW=500 kHz → P≈0.18 W。若走慢档（300 ns+100 mA 慢充≈410 ns）：E≈3.7 µJ → P≈1.8 W——10 倍差距。这就是为什么芯片设计上优先让真导通走快档（§5 的存在意义），也是“慢档只在轻载/振铃风险期使用”的代价核算。

设计含义：判据 VON=−80 mV 比体二极管 −0.7 V 浅 9 倍，意味着芯片不会在二极管尚未真正导通时误判——触发的确定性优先于灵敏性（权衡：阈值过灵敏会把振铃前兆也当导通）。

5. 智能 VDS 振铃检测：tW 时间窗（DS §10.5/§11.1，图 3/4/5/6，式 1）

这是 MP6951 的核心功能所在，分四层讲：问题 → 方案 → 核算 → 对比。

5.1 问题：振铃为何会导致二极管仿真器误判

机理（DS §11.1）：DCM 下退磁振铃可能把 VDS 拉到 0 V 以下。若振铃谷跌破开通阈值，“只看阈值”的 SR 控制器会误开通。后果两条（DS 原文）：① 增大功率损耗；② 若初级 FET 在其最短导通时间内开通，可能直通（shoot-through）。图 5 是无振铃检测时的实测误开通波形：

看图 5 的 VG 通道：每次 VDS 振铃谷都对应一个栅极小脉冲——SR 管在无需导通时反复开通/关断，每次开通都要承担开关损耗，关断不及时还可能与初级形成直通。

物理直觉：反激退磁后，初级漏感（或激磁电感）与结电容构成谐振腔，VDS 围绕稳态值来回摆。摆到谷底时跌破 −80 mV——在二极管仿真器眼里，这与“真导通前的体二极管导通”电压特征完全一样，光看幅度无法区分。

5.2 方案：不看幅度看时长（DS §10.5/§11.1，图 4）

机理（DS 原文）：SRD 电压峰值平台期时长（t1）每个开关周期被采样一次：

• t1 > tW → 进入高栅荷模式（high gate charge mode）：内部 SR_ACTIVE 拉高；此后 VDS 跌破 VON 时，经短开通延迟（tDON_FAST=30 ns）以最大源电流（ICH_HGC=0.5 A）开通 SR 管；
• t1 < tW → 进入低栅荷模式（low gate charge mode）：最大源电流降为 ICH_LGC=100 mA，开通延迟延长至 tDON_LGC=300 ns——“低栅荷模式下，由振铃引起的体二极管提前导通，因驱动源电流小、开通延迟长而无法触发 SR MOSFET”（DS 原文）。

本库推算（慢档为什么使误开通“欠驱动”）：误开通要成立，栅压必须在振铃谷结束前充到增强区。慢档的栅压上升：延迟 300 ns + 100 mA 充 2.2 nF（dV/dt=45 mV/ns）到 4 V 需 89 ns → 合计 ≈390 ns 才有实际导通力；而振铃频率远高于开关频率（DS §11.1），谷宽通常只有百 ns 量级——待栅压建立时，VDS 早已回摆，开通条件不复存在。对比快档：30 ns 延迟 + 0.5 A（227 mV/ns）充到 4 V 仅 18 ns → ≈48 ns 内完成导通，跟得上真平台的时序。时间尺度的差异就是判据本身。

tW 的整定（式 1，DS §10.5）：

$$t_W = \frac{R_{TW}}{100\,\mathrm{k\Omega}} \times t_{W\_SRD},\quad t_{W\_SRD}=320/440/560\ \mathrm{ns}\ (R_{TW}=100\,\mathrm{k\Omega})$$

tW 必须设置在两个时间尺度之间：大于最长振铃谷宽、小于最短真平台时长。代入本库示例（推导见 03 §步骤 2）：尖锐退磁振铃 5 MHz 量级 → 谷宽约 40~80 ns；500 kHz 满载真平台 ≥1.23 µs → R_TW=100 kΩ（tW=440 ns）对谷宽留 5~10 倍、对平台留 2.8 倍。注意 ±27% 器件公差（560/320 ns）要在两端核算。1 MHz 应用真平台缩短到 ~615 ns，440 ns 只剩 1.4 倍裕量，建议 R_TW 降到 68 kΩ（tW≈300 ns）——本库分析方法。

快档 vs 慢档参数对照（DS 表 + 本库充电推算）：

读图 4 的方法：图 4 三条迹线自上而下是 VDS_SR、SR_Active、VGS_SR。看两个要点：① 振铃串上标注 t1 与 tW 的比较窗口——平台长于窗口的事件才将 SR_Active 置高；② 右下角“Low gate charge mode”指向 VGS_SR 上一个幅值较小的缓慢上升过程——即慢档下“栅压未能建立”的情形。这张图是理解整颗芯片工作原理的关键。

两处手册未展开处（待核实，如实标注）：① t1“平台”的精确定义（DS 称“SRD 电压峰值平台期”，逐字定义与实现细节属专利描述，图 4 分辨率亦不足以反推）；② 高线行为的内部判据——DS 只给结论：“高线输入时原边占空比下降，t1 可能总短于 tW，MP6951 能辨别这些情况并保持高栅荷模式”。设计者按 tW 两端裕量整定即可，不必依赖内部细节。

代价核算（LGC 的副作用，本库分析）：轻载 DCM 时真平台本来就窄，芯片长期处于慢档——轻载真导通时体二极管多先行导通 ~410 ns。但轻载电流小（如 1 A 级），核算为 0.9 V×1 A×410 ns≈0.37 µJ/周期，500 kHz 下 ≈0.18 W？——注意轻载时占空比也缩，实际按峰值电流折减，损耗远小于满载快档的 0.18 W；且轻载振铃误开通的代价（反复开关+倒灌风险）远高于这几百 ns 的二极管损耗。这是“用轻载小代价换全工况安全”的合理权衡（数字为量级推算，实测为准）。

5.3 三种防误开通哲学的对比核算（MP6908 / NCP4307 / MP6951）

本库点评：三者的演进脉络是“静态阈值 → 固定盲区 → 动态量长度”。频率越高、波形越复杂（ZVS 谐振过渡），越需要时间维度的自适应判据——这正是 MP6951 存在于 07_ZVS 目录而非 05_SR 目录的理由。

选型启示（本库经验）：这三种设计思路没有绝对优劣，只有“波形复杂度”的匹配——定频 DCM 反激波形最简单，斜率判据实现最简单；CCM 大电流反激需要外部强断（NCP4307 的 TRIG/DIS 有独特价值）；ZVS/ACF 宽输入宽负载下波形每周期都在变，只有“每周期重新采样”的方案具有确定性。按波形复杂度选择相应的判据即可，不必为技术名词承担额外成本。

6. 开通消隐 tMOT 与 VB-ON 急停（DS §10.6）

动机：栅压从 0 上升到完全增强需要几十 ns，这期间 SR 管的 VDS 还没降到 −40 mV 稳态，仍接近体二极管压降。若此刻关断判据（VOFF=−4 mV）照常工作，SR 管会在导通状态尚未建立时即被关断——栅压上升期与阈值判定相互矛盾，SR 在导通临界点反复开关。

机理（DS 原文）：开通时保证导通态至少维持 tMOT（开通消隐时间，0.62 µs typ），此期间关断阈值被消隐（图 2 的 tMOT 段）。但若消隐期内 VDS 升到 VB-ON（1.3/1.8/2.1 V）以上，VGS_SR 立即拉低关断。

本库解读（为什么消隐阈值是 +1.8 V 而不是 −4 mV）：正常开通上升期 VDS 是负的（体二极管/低阻导通），永远碰不到 +1.8 V——消隐不误伤正常导通；而两种异常都会使 VDS 迅速转为正压：① 该次“开通”本是振铃误判（VDS 回摆）；② 初级提前开通（直通前兆，VDS 被反射电压驱动）。+1.8 V 的高阈值+立即拉低的响应，相当于在“最短导通时间”机制内保留了一条紧急关断通道——这是防直通链条中最贴近故障发生点的环节（本库分析，基于 DS 10.6 的工程解读）。

两个 1.8 V 阈值的分工（VB-ON 与 VB-OFF，DS 表 7.3）：

两个阈值同值（共用 1.3/1.8/2.1 V 合并单元格）却一“关断”一“解除”——时间轴上首尾衔接：tMOT 急停确保“误开通立即关断”，关断锁存确保“正常关断后不再误开通”。

本库推算（tMOT 与 1 MHz 的张力，值得实测校核）：tMOT=0.62 µs 在 500 kHz（周期 2 µs）里占 31%；在 1 MHz 里占 62%——若次级导通期只有 ~500 ns，小于 tMOT，则每次关断都要等到“VDS>+1.8 V”这条急停通道完成关断（正常 VOFF 通道被消隐）。急停阈值对应的反向电流约 I≈VB-ON/RDS(ON)≈1.8 V/5 mΩ≈0.36 A（推断）——轻则每周一次小倒灌，重则关断沿劣化。结论：1 MHz 是能力上限而非理想工作区，tMOT 行为必须上机核验（与 03/04 呼应）。

设计含义：tMOT 是固定值不可编程——选工作频率时要把它当约束条件（导通期时长与 tMOT 的关系画进时序预算表）。

7. 导通相位：40 mV 压降调节与“预放电”（DS §10.7，式 3/4）

动机：电流从峰值降到零的过程中，若栅压一直维持最高电平，管子压降 I×RDS(ON) 会随电流减小而越来越小，芯片无法判断“什么时候该关断”；且满增强的栅压在关断瞬间要靠 3 A 灌流快速抽取——关断慢、抖。

机理（DS 原文）：当 VDS 随开关电流下降而升到正向调节电压（−VFWD）以上时，MP6951 下拉栅驱动电平、抬高导通电阻，把 VDS 稳定在约 −VFWD（40 mV typ）——即使电流很小也保持这个压降。DS 指出该功能的附带效果：“该功能在 SR 管准备关断时把驱动电压拉低，从而提升关断速度”——这就是“预放电”：真关断指令到来时，栅压已预先降至中间电平，20 ns 仅完成最后一段放电。

类推：像货车进站前先减速进匝道，而不是在主路上急刹——40 mV 调节段就是“匝道”。

导通损耗怎么算（式 3，DS §11.4）：

$$P_{CON} = -V_{DS} \times I_{SD} \approx I_{SD} \times V_{FWD}$$

代入：5 A 输出在调节段 5×40 mV=0.2 W；对照肖特基（0.45 V）：5×0.45=2.25 W——11 倍差距，这就是次级 SR 的价值所在。注意手册口径的要点：调节段损耗由 IC 锚定，与所选管子的 RDS(ON) 无关——选用更低的 RDS(ON) 并不会降低调节段损耗。

选型硬约束怎么来（式 4，DS §11.4）：

$$V_{DS} = -I_C \times R_{DS(ON)} = -\frac{I_{OUT}}{D} \times R_{DS(ON)} \le -V_{FWD}$$

（I_C 为次级电流中心值 = (I_PEAK+I_VALLEY)/2，I_OUT=I_C×D，见 DS 图 10。）手册配套规则：MOSFET 应在 SR 导通周期的至少 50% 时间内完全导通，等价于 RDS(ON)(mΩ) ≥ 20/I_OUT(A)；5 A 应用 → RDS(ON) 不应低于 4 mΩ。

推导走一遍（本库展开）：D=0.5 时 I_C=2×I_OUT=10 A；要求 |VDS|=10×RDS(ON) ≥ 40 mV → RDS(ON) ≥ 4 mΩ。满足时，导通期前半程电流大、|VDS|>40 mV、管子完全增强（RDS(ON) 得到充分利用）；后半程电流衰减进入调节段（IC 预放电接管）。若选用了 2 mΩ 的管子：10 A×2 mΩ=20 mV<40 mV——从开通第一刻起就进调节段，高价选用的低 RDS(ON) 全程未能发挥作用，栅压被压在半增强位，关断特性还变得难以预期。“RDS(ON) 越低越好”的直觉在 MP6951 上失效——这是手册最反直觉、也最关键的一条设计约束。

导通期损耗的两段模型（本库推算，100 W 示例口径）：

两段模型回答了一个常见疑问：“40 mV 调节不是让管子永远压降 40 mV 吗，那要 5 mΩ 干嘛？”——调节只在电流尾段生效，大部分电荷仍按 I²R 流经低阻通道；RDS(ON) 的任务是把“调节段启动点”推迟到导通期至少 50% 之后。

设计含义：RDS(ON) 的下限由式 4 给出，上限由效率目标给出（损耗 = I_RMS²×RDS(ON) + 调节段 I×40 mV，两段分别算，见 03 §步骤 1）。

8. 关断相位与关断消隐（DS §10.8/10.9）

关断触发（DS 原文）：VDS 升过关断阈值 VOFF（−4 mV typ）——即电流衰减到“40 mV 调节无法维持”的程度——栅压经极短关断延迟 tDOFF（20 ns typ）拉到零。20 ns 里约一半是内部逻辑传播（10 ns typ），另一半含栅极抽空时间（3 A 灌流抽 2.2 nF/5 V 仅 ~4 ns，本库推算）——瓶颈在判定时序而非驱动强度，这解释了为什么手册仅给 typ 不给 max（注 5 表征/设计保证）。

关断消隐（DS 原文）：VGS_SR 拉零后施加关断消隐，期间栅驱动锁存为关断；直到 VDS 升到 VB-OFF（1.8 V typ）才解除。

为什么需要（本库分析——“抖动重开”的防护）：关断瞬间电流尚未完全归零，剩余电流立刻转入体二极管，VDS 被压到 −0.7 V——比 VON（−80 mV）还深！若开通判据此刻照常工作，芯片会立即判定“体二极管导通”并再次开通 → 关而复开、反复切换，形成自激振荡。关断消隐把这段“体二极管收尾期”锁死，直到 VDS 升到 +1.8 V（说明电流真正结束、谐振已把节点抬高）才恢复判定。此后若再出现低于 VON 的波谷，就轮到 §5 的 tW 时间窗去甄别——三重防护在时间轴上首尾相接，无缝覆盖整个周期。

20 ns 关断的意义（1 MHz 直通核算，本库推算）：

• 损耗核算（线性部分）：关断晚 Δt，尾段电流由体二极管以 ~0.8 V 承接而非 40 mV 通道。若慢 80 ns（100 ns 关断 vs 20 ns）、电流 5 A：ΔP=(0.8−0.04) V×5 A×80 ns×1 MHz≈0.3 W——可感知但不致命。
• 死区预算（非线性部分，这才是要害）：1 MHz 周期 1000 ns，典型死区仅 25~50 ns/沿。20 ns 关断延迟在 50 ns 死区里留 30 ns 裕量；100 ns 关断直接耗尽死区——初级开通时 SR 还开着，两臂直通。直通的量级：回路电感若 50 nH、驱动电压差 ~93 V（反射电压），di/dt≈1.9 A/ns，10 ns 重叠即 ~19 A 电流尖峰，½LI²≈9 µJ/次（假设值，量级推算）——这是炸机级故障，不是效率问题。结论：高频下选择 SR 驱动器的核心考量就是“关断确定性”。

与初级的衔接（本库解读）：ACF/ZVS 初级（UCC28781、XDPS21071 等）把死区控制在几十 ns 级并依赖谐振完成换流；次级 SR 的 20 ns 关断 + 40 mV 预放电 + VB-ON 急停三层机制，保证次级关断绝不滞后于初级开通——初级的 ZVS 条件才不会被次级残留在导通状态的低阻通道破坏。

轻载倒灌防护（本库分析）：轻载 DCM 下电流脉冲窄，若 SR 关断迟了，谐振会把 VDS 推向正压、输出电容反向向初级侧馈送能量（电流倒灌）。MP6951 的防护在两处：VOFF=−4 mV 让关断点非常贴近零电流（+5 mV max 保证不会更晚）；万一 tMOT 内还开着，VB-ON=1.8 V 的急停把倒灌电流上限压到约 1.8 V/RDS(ON)（5 mΩ 时 ≈0.36 A，推断）并立即关断。倒灌的代价是效率与 EMI，防护的边界是阈值精度——这也是“毫伏级判据必须配开尔文接线”的又一重理由。

9. 一个完整开关周期的时序走查（DCM/500 kHz，本库合成）

把前面各小节汇总成一张时间表（本库示例条件：fSW=500 kHz、T=2 µs、次级导通 1.23 µs、振铃 5 MHz）：

这张表就是“tW 甄别 + 三重防护 + 双档驱动”如何在真实波形上落位的——排查任何异常时，先定位当前处于表中的哪一段，再查阅对应小节。

10. Device Functional Modes（工作模式一览，按 DS 各节归纳）

精炼要点

上一级：MP6951