TEA1995T — 04 设计要点、常见陷阱与故障排查

资料来源：NXP TEA1995T 产品数据手册 Rev.3（2017-12-05）。 精度口径：【DS】= 手册原文要求/事实；【业界经验】= 工程惯例总结（手册未写）；【推断】= 本库机理分析。 每个陷阱按同一格式：陷阱 → 机理 → 现场现象 → 怎么测 → 怎么解。

本篇总结

1. 这颗 IC 的故障分布高度集中：十个陷阱里七个是布线问题。原因在架构——毫伏级伺服环（−55 mV 目标、5 mV 迟滞窗）对检测走线的寄生效应零容忍，DS 第 12 章用“不得互扰、禁止功率地、尽量贴近”三句话划了红线。
2. 最贵的一课是 SS 线借用功率地：1 nH 残余电感 × 200 A/μs = 0.2 V 误差（40 倍于迟滞窗），栅压“随负载越来越不对”就是它的签名。
3. VCC 去耦不贴脚是第二大陷阱：1 A 栅电流 × 10 nH = 0.28 V 凹陷，重载时击穿 Vstop（4.2 V typ）触发 UVLO——症状是“重载时 SR 两通道同时停止工作一个开关周期、轻载正常”，极具迷惑性。
4. 5 V 应用忘换逻辑电平管是最冤的陷阱：VG(max) 钳 4.95 V typ 是器件特性不是故障，标准管半开 → 发热 → 误判“IC 驱动力不足”。
5. 栅压波形“忽大忽小”大概率不是故障：自适应驱动的栅压本来就跟随电流包络（DS §8.4 原文），示波器上呈“馒头状”——先对照 02 篇图 4 再怀疑器件。
6. 两通道故障必须分臂独立验证：A/B 完全独立，B 臂的布线错误不会在 A 臂波形上留下任何线索。
7. 排查顺序固定：供电 → 开通沿 → 导通中段 → 关断沿 → 锁定期 → 换臂——每步都有可量化的判据（本篇流程树）。
8. 量产检查清单 10 条，核心是上电前的 4 项通断/极性核对（对角脚位接反、SS/GND 混线都能在这一步拦下）。

1. 布局要点（TI Layout Guidelines 风格，按优先级排序）

1. SSA/SSB 开尔文线是全板第一优先级【DS §8.6】：单独感测线贴 SR 管源极引脚根部，宽度不拘但不得与功率回流共路；过孔数量最少化（每个过孔 ~0.5 nH【业界经验】）。
2. 检测线（DSA/SSA/DSB/SSB）与功率走线零并行【DS §12】：功率回路 dI/dt 大，耦合进检测线的干扰直接进比较器。必须交叉时垂直交叉（90°）。
3. GND 为信号地口径【DS §12 引申】：去耦电容接地端单独回脚 2；GND 走线不承载任何功率回流；与功率地在单点汇合。
4. VCC 去耦紧贴 7-2 脚【DS §8.2】：另加电容（不只靠 Cout），先 100 nF 后可并 1 μF【业界惯例】；VCC 走线在去耦电容之前不分叉给别处。
5. GDA/GDB 驱动回路最短化【DS §8.5 引申】：IC 栅脚 → SR 管栅极 → 源极 → SSA 感测点构成驱动回路，回路面积最小化（也是抗振铃耦合的几何手段）。
6. DSA/DSB 短线直连漏极【DS §8.3/12】：不与 GDA 平行长距离走线（栅-漏耦合 = 米勒效应的人造放大器）。
7. IC 摆位服从通道对应：A(8/6/5) 朝 Qsec1、B(1/3/4) 朝 Qsec2，先摆 IC 再走检测线（对角脚位，01 篇第 1 节）【业界经验】。
8. Ptot 预算留铜：IC 底下铺信号地铜皮散热（Rth(j-a) 140 K/W 是 JEDEC 板口径，实际铺铜可降【业界经验】）；高频大 Qg 组合先过 03 篇步骤 7 的核算。

2. 常见陷阱（10 个）

陷阱 1：SS 线借用功率地（最常见、最贵）

• 陷阱：SSA/SSB 若为接线简便接到最近的铺铜/功率地上，而不是 SR 管源极引脚。
• 机理【DS §12 明令禁止 + 本库计算】：功率电流在共用路径上的 L·di/dt 压降串入测量——1 nH × 200 A/μs = 0.2 V，是 5 mV 迟滞窗的 40 倍；负载越重 dI/dt 越大，误差越大。
• 现场现象：轻载一切正常，重载栅压幅值异常（过高或过低）、效率偏离预期、SR 管温升比算的高；两通道误差程度不同（走线不同）。
• 怎么测：差分探头（或两把带隔离的探头做差）同时测 SSA 脚与 SR 管源极引脚根部——重载换流瞬间两点压差 >50 mV 即中招。
• 怎么解：重走独立感测线贴源极引脚根部；过孔最少化；验证后复测压差 <10 mV【业界经验验收线】。

陷阱 2：VCC 去耦不贴脚 / 只靠 Cout

• 陷阱：去耦电容离 IC 几厘米，或认为输出电容 Cout 已在旁边不用再加。
• 机理【DS §8.2 原文 “not only with Cout” + 本库计算】：栅电流 1 A 级在连线电感上产生 ΔV = L×di/dt ≈ 0.28 V（10 nH），VCC 局部塌陷击穿 Vstop=4.2 V typ → UVLO 误触发 → 两通道栅输出被主动拉低 → SR 停止工作一个开关周期。
• 现场现象：重载时 SR 两通道周期性同时失去检测一个开关周期、体二极管发热与负载正相关；轻载正常（栅电流小、凹陷小）。极易误判为初级问题。
• 怎么测：示波器 AC 耦合钉在 VCC 脚（探头地就近脚 2），看栅驱动沿处的凹陷幅度；或监测 GDA 在重载下的偶发掉电。
• 怎么解：100 nF 紧贴 7-2 脚（毫英寸级距离），必要时并 1 μF；缩短 VCC 引入线。

陷阱 3：两通道接反（对角脚位陷阱）

• 陷阱：GDA/DSA/SSA 接到了 Qsec2 上（或反之）——A/B 通道脚位对角分布，贴片旋转 180° 就反。
• 机理【DS 图 2/5】：每通道判据来自它所接的管子的漏-源压降；接反后 A 通道按 Qsec2 的电流波形驱动 Qsec1——时序完全错位。
• 现场现象：上电即两管异常同开/互开、输出倒灌告警、变压器异响；比“不动作”凶险得多。
• 怎么测：上电前万用表通断核对 8-6-5 三点确实落在同一只管子上（1-3-4 同理）；上电后单臂轻载，同屏看 VDSA 与 GDA 时序是否对应同一臂。
• 怎么解：纠正接线；量产治具加入脚位核对项。

陷阱 4：5 V 应用忘换逻辑电平管

• 陷阱：VCC=5 V 仍用标准栅压管（RDS(on) 规格点在 VGS=10 V）。
• 机理【DS §8.5/表 6】：VG(max)@VCC=5 V 钳 4.95 V typ——标准管在此栅压下 RDS(on) 可能是标称值的 2~3 倍【业界经验，具体看管子 VGS-RDS(on) 曲线】，导通损耗翻数倍。
• 现场现象：SR 管烫、效率上不去，但栅压波形“完全正常”——因为 4.95 V 就是设计值。
• 怎么测：示波器看 VGDA 稳态幅值 ≈4.95 V 且不再升高（正常）；再核对所选管的 RDS(on)@VGS=4.5 V 规格是否存在。
• 怎么解：换 logic level MOSFET；或改 VCC 到 12 V 档（VG(max) 10.75 V typ）。

陷阱 5：检测线与功率线并行/长距离平行走

• 陷阱：DSA 与 GDA 平行走、SSA 贴着功率回流走、四根检测线扎成线束穿过功率区。
• 机理【DS §12】：功率线 dV/dt、dI/dt 通过互容/互感耦合进检测线；DSA 与 GDA 平行还构成人为的漏-栅耦合，放大米勒效应。
• 现场现象：特定负载/输入组合下偶发误导通（振铃段）、开通沿抖动、两通道“互相传染”（其实各自独立，是耦合源相同）。
• 怎么测：关断后 VDS>+150 mV 段监视 VGDA——正常应保持低电平不动；出现尖刺/抬升即耦合证据。改线后再看同一测试点对比。
• 怎么解：垂直交叉替代平行、拉开间距、缩短走线、把耦合源（功率回路）面积先压小。

陷阱 6：漏极平台超 100 V（反激方案最易踩）

• 陷阱：把 DS 图 6 的反激用法套用到反射电压高的设计，DSA 直连漏极。
• 机理【DS 表 4 + 本库分析】：低边 SR 关断平台 = Vout + 反射电压；12 V 输出 + 100 V 反射 ≈ 112 V > +100 V DC 极限——超绝对额定值，慢性损伤或立即损坏。
• 现场现象：上电阶段或高压输入时 IC 失效（DSA 输入级击穿），良率随输入电压掉。
• 怎么测：示波器（高压探头）测 SR 管漏极关断平台的直流分量与峰值；对照 DS 表 4 的 −0.8~+100 V（DC）。
• 怎么解：降反射电压重新设计；或 DS 层面无解——分压方案手册未给（待核实）且破坏判据比例尺（03 篇步骤 1），只能弃用本 IC 或改拓扑口径。LLC 中心抽头应用平台 ≈2×Vout，通常无此问题。

陷阱 7：IC 过热（Ptot 撞线）

• 陷阱：500 kHz 高频 + 大 Qg 管 + 高 VCC，栅驱动损耗超 0.5 W。
• 机理【DS 表 4/5 + 03 篇步骤 7】：P ≈ 2fQgVCC + VCC×ICC；500 kHz/60 nC/12 V → 0.73 W，超限。Rth(j-a) 140 K/W → 温升失控。
• 现场现象：IC 壳温烫手（>80 °C）、参数漂移、极端时热失效；效率核算“对不上”的部分其实是 IC 自耗。
• 怎么测：红外枪测 IC 表面温度对照 ΔT=P×Rth 预算；用 03 篇公式反推实际 Qg（测 VG 上升时间 ≈ Qg/I_source 反算）。
• 怎么解：降 Qg 选管、降 VCC 档（12 V→5 V 逻辑电平方案栅驱动项大幅下降）、IC 底部铺铜。

陷阱 8：把自适应栅压波形当故障

• 陷阱：看到栅压“忽大忽小、不是方波”就判 IC 坏。
• 机理【DS §8.4 原文】：调平环让栅压跟随电流波形——电流大栅高、电流小栅低，示波器上栅压与次级电流包络同形是正常特征。
• 现场现象：栅压呈“馒头状”/阶梯状，随负载变化；一切效率与温升正常。
• 怎么测：同屏次级电流（电流探头）与 VGDA——两者包络相关即正常；栅压与电流不相关才是异常。
• 怎么解：无需处理；把 02 篇图 4 存为验收基准图。

陷阱 9：轻载/突发模式下误判“SR 失效”

• 陷阱：LLC 进入突发/跳周期后看到 SR 偶发不动作，怀疑 IC。
• 机理【DS §8.4 + 待核实项】：突发模式的每拍脉冲都极窄（可 <1 μs），TEA1995T 无最小导通时间、逐拍跟随——但若脉冲窄到开通延迟（80 ns+Qg/I）占比过高，有效导通窗口趋零，SR 来不及接管的拍次退回体二极管整流，属物理极限而非失效。energy-save 的触发条件 DS 未述（待核实），若节能模式参与其中，行为可能更复杂。
• 现场现象：仅轻载/空载出现，重载无；体二极管温升可控。
• 怎么测：同屏 VDSA 窄脉冲与 VGDA，核对开通延迟是否造成脉冲丢失；量体二极管温升评估是否可接受。
• 怎么解：通常可接受【业界经验】；苛求轻载的场合核算开通时序（03 篇步骤 3），必要时降 Qg。

陷阱 10：GDA/GDB 走线过长引发栅极振铃

• 陷阱：IC 离 SR 管远，驱动回路长。
• 机理【业界经验】：回路电感与栅电容构成谐振，栅压过冲逼近 VGDA 极限 +13 V（DS 表 4）；过冲后的负向振铃可能让栅压跌破阈值造成误导通。内部 4 Ω 下拉在关断期提供保护，但导通期的振铃不在其作用范围内。
• 现场现象：栅压上升沿过冲/振铃，EMI 谱线异常，偶发误导通。
• 怎么测：示波器（短地线弹簧）看 GDA 沿：过冲幅度、振铃周期 → 反算回路电感。
• 怎么解：缩短回路；必要时栅极串 2~10 Ω 阻尼【业界经验，代价是开通变慢，回 03 篇步骤 3 复核时序预算】。

3. 故障排查流程树

症状：效率低 / SR 管或 IC 发热 / 输出纹波异常 / 倒灌告警

第 0 步 静态核对（上电前）
 ├─ 万用表通断：A(8/6/5) 同管、B(1/3/4) 同管？（陷阱 3）
 ├─ SSA/SSB 到源极引脚根部的独立走线？（陷阱 1）
 └─ VCC 去耦电容位置与焊点？（陷阱 2）

第 1 步 供电
 ├─ VCC ≥ Vstart(4.55 V typ)？跌落谷值 > 4.75 V(max)？
 ├─ AC 耦合看 VCC：栅驱动沿凹陷 < 0.3 V？（陷阱 2）
 └─ UVLO 反复启停 → 去耦位置/容量、VCC 带载能力

第 2 步 开通沿（单通道：VDSA + VGDA 同屏）
 ├─ VDSA 负压出现后 ~80 ns + Qg/I，VGDA 应升起
 │   └─ 迟滞/不升 → DSA 走线拾取/断线、VCC 欠压（陷阱 2/5）
 └─ VGDA 上升沿过冲/振铃 → 驱动回路电感（陷阱 10）

第 3 步 导通中段
 ├─ VGDA 随电流包络起伏 = 自适应正常（陷阱 8）
 ├─ 恒满幅 → 电流全程 > I*=55mV/RDS(on)（正常）或 SSA 测量偏低（陷阱 1）
 └─ 幅值仅 4.95 V 且管子热 → 5 V 口径用了标准管（陷阱 4）

第 4 步 关断沿
 ├─ 电流过零前 VGDA 以 40 ns 级快落
 │   └─ 拖尾 → SSA 开尔文失效（陷阱 1）或 VCC 塌陷（陷阱 2）
 └─ 关断后 VDS>+150 mV 段 VGDA 应贴地
     └─ 尖刺/抬升/再开通 → 检测线耦合（陷阱 5）

第 5 步 换臂重复第 2~4 步（B 通道）
 └─ A/B 独立，禁止用一路波形推断另一路（01 篇第 2 节）

第 6 步 热与轻载
 ├─ IC 壳温对照 ΔT=P×Rth 预算（陷阱 7，公式在 03 篇步骤 7）
 ├─ 轻载窄脉冲退回体二极管 → 物理极限评估（陷阱 9）
 └─ 漏极平台 > 100 V？高压输入复测（陷阱 6）

4. 量产检查清单

上电前（治具/目检）：

• [ ] 1. A/B 通道接线核对：8-6-5 ↔ Qsec1，1-3-4 ↔ Qsec2，pin1 丝印方向正确（陷阱 3）；
• [ ] 2. SSA/SSB 感测线独立、贴源极引脚根部，与功率地无共用段（陷阱 1）；
• [ ] 3. VCC 去耦电容位于 IC 5 mm 内、焊点饱满（陷阱 2）；
• [ ] 4. 5 V 档机型 BOM 含 logic level 管（陷阱 4）；
• [ ] 5. 检测线与功率线无长距离平行段（陷阱 5）。

首件/抽检（上电后）：

• [ ] 6. 满载 VCC 凹陷 < 0.3 V、无 UVLO 误触发；
• [ ] 7. 满载同屏 VDSA/VGDA：开通 ~116 ns 级、关断 40 ns 级、锁定期保持低电平（本篇流程树第 2~4 步判据）；
• [ ] 8. 栅压包络与次级电流相关（自适应正常，陷阱 8）；
• [ ] 9. IC 壳温 ≤ 预算（ΔT≈26 °C 算例 + 环境温度，03 篇步骤 7）；
• [ ] 10. 高压输入下漏极平台 ≤ 100 V DC（陷阱 6，反激机型必测）。

分级依据：1~5 条源自 DS 硬性要求或绝对极限【DS】；6~10 条为业界验收口径【业界经验】，阈值可按产线实际收紧。

精炼要点

上一级：TEA1995T