MP6908 — 01 引脚功能与关键规格

依据 MP6908 DS Rev 1.2 引脚功能表（§PIN FUNCTIONS）、绝对最大额定值与电气特性表（§ELECTRICAL CHARACTERISTICS）。min/typ/max 逐一与 DS 核对；标注“推断/业界经验”处为手册未明说的工程判断。

本篇总结

1. 6 个脚 = 检测对（VD/VSS）+ 驱动脚（VG）+ 供电自举对（HVC/VDD）+ 判据编程脚（SLEW）。没有初级侧通信、没有 FB——同步信息 100% 来自 VD/VSS 测到的 SR 管 V_DS 本身，这是“二极管仿真器”的引脚级体现。
2. VD 是全 IC 的核心，而且一脚两用：它既是 V_DS 检测输入（三个阈值 −86 mV/40 mV/3 mV 均由其判定），又是 VDD 的备用充电电源（40 mA 电流源从它取电）——“信号即能源”，这也决定了它的串阻必须在 300 Ω~1 kΩ 之间两端兼顾。
3. VSS 不只是地：DS 明说它“同时用作 VD 检测的源极参考”——V_DS = V_VD − V_VSS，所以 VSS 必须开尔文（Kelvin）直连 SR 管源极焊点，共地阻抗直接变成检测误差。
4. HVC 是“免辅助绕组”的物质基础：−1~+180 V 的耐压让它能挂在漏极开关节点上，从“输出 + 折算输入”的高压里收能量；三段制调节（5 V / V_HVC−0.7 V / 9 V）由它与 VD 两路电流源配合完成。
5. SLEW 是 MP6908 区别于消隐窗方案的唯一“可动旋钮”：一只电阻设定开通计时器 T_SLEW（90 ns typ @ 400 kΩ）——振铃必须在计时内冲到 −86 mV 才放行。
6. 关键数值锚点：UVLO 3.75/3.55 V（typ 开/关）、V_FWD 40 mV、T_DON 30 ns / T_DOFF 25 ns、T_B-ON 1.1 µs、V_B-OFF 2.5 V、灌/拉 3 A/0.5 A、θ_JA 220 ℃/W。

1. 引脚配置（TSOT23-6）

TSOT23-6 封装，引脚呈两列三行（顶视图）：

        ┌───────┐
  HVC ──┤1     6├── VD     左列自上而下：1 HVC、2 VSS、3 SLEW
  VSS ──┤2     5├── VG     右列自上而下：6 VD、5 VG、4 VDD
 SLEW ──┤3     4├── VDD
        └───────┘

2. 逐脚深读

2.1 脚 6 — VD：漏极电压检测（兼充电电源）

内部结构（DS 图 1 框图）：VD 一分为二——一支进“VDD Charge”（40 mA typ 电流源，V_HVC < 4.7 V 时接管 VDD）；一支进“Gate On/Off、Gate Regulation”检测块（开通/关断/正向调节三个判据的裁决输入）。

为什么需要它：MP6908 的全部“智能”就是把 V_DS 当二极管看：V_DS ≈ −0.6 V（体二极管导通）→ 该开通了；V_DS = −40 mV → 正在导通；V_DS 升破 −3 mV → 电流快没了，关。三个判据全部依赖对漏极的直接、无延迟测量——所以 VD 耐压给到 −1~+180 V（绝对最大），允许直接连接至功率节点而无需分压（分压会引入延迟与误差，这是 40 mV 级判据可信赖的前提）。

外围怎么接：低侧配置开尔文直连 SR 管漏极焊盘；DS §12.2 要求串 300 Ω~1 kΩ 电阻——下限防负压（体二极管大电流导通时压降可能超过 VD 脚 −1 V 的负压额定值，串阻与内部钳位构成分压），上限保性能（电阻太大会“损害 VDD 供电、减慢 V_DS 检测斜率”，DS 原文两点）。高侧配置时 HVC 同理。

器件怎么算：

• 供电核算：R_VD = 1 kΩ 时 VD 路充电电流被限到 (V_D − V_VDD)/R ≈ (12−5)/1k = 7 mA（对应 DS 测试条件 V_D = 12 V、V_VDD = 5 V），远低于 40 mA 的能力上限——这就是“损害 VDD 供电”的量化（本库推算）；
• 检测延迟核算：R_VD 与脚电容（DS 未给值，待核实）构成 RC，R_VD = 1 kΩ、C_in ≈ 10 pF（假设值，待核实）→ τ = 10 ns，与 25 ns 关断延迟同量级——不可再大。

开路/短路/接错会怎样：VD 开路 → 检测不到负压，SR 永不开通，全部次级电流走体二极管（3.25 A × 0.7 V ≈ 2.3 W）迅速过热；VD 短接到 VSS → 恒“开通阈值满足”，VG 行为紊乱且失去供电来源之一；VD 接到绕组另一端（V_OUT+）→ 初级导通期漏极高压全压在脚上且检测点错误——超出 150 V 推荐值即可能损坏；串阻取太大（≫1 kΩ）→ VDD 供不上 + 关断沿被 RC 拖慢（04 篇陷阱 4）。

2.2 脚 2 — VSS：开尔文地（兼检测参考）

内部结构：驱动器功率地 + 全部比较器基准电位 + VD 检测的“源极端”三者共用此脚。DS 引脚表特意写明“VSS 同时用作 VD 检测的 MOSFET 源极参考”——即芯片裁决的 V_DS 就是 V_VD − V_VSS。

为什么必须开尔文：SR 管开通瞬间几十安的 di/dt 流过源极引线/走线电感（例：5 nH × 300 A/µs = 1.5 V 瞬态，本库推算量级）。若 VSS 接到功率回流路径上的其他点，这 1.5 V 直接叠加在检测基准与驱动回路上——40 mV 的判据被 1500 mV 的共阻抗噪声淹没，假开通/假关断全来了。这正是“把判据做在毫伏级”的 IC 对布局格外敏感的原因。

外围怎么接：VSS 单独一根短线直连 SR 管源极焊盘（Kelvin），功率回流不经过这段；VDD 去耦电容就近接 VDD 与 PGND（DS 布局指南第 4 条）。

接错会怎样：与功率地共用走线 → 轻则效率莫名差、重则 DCM 期假开通引发直通（04 篇陷阱 3）；高侧配置时 VSS 浮在 V_OUT+ 上，它与次级地之间按安规留爬电（业界经验）。

2.3 脚 5 — VG：栅驱动输出

内部结构：图腾柱驱动级，灌电流 3 A（typ）/ 拉电流 0.5 A（typ），下拉阻抗 1 Ω（typ，max 2 Ω）；V_G(高) ≥ 4.9 V @ VDD = 5 V（空载）——驱动幅度跟随 VDD（推断：DS 未给独立栅钳位行，V_G-H 测试条件即 VDD = 5 V），V_G(低) ≤ 0.02 V @ 10 mA。

为什么灌强拉弱：SR 管的关断时刻决定两个风险——电流过零后继续导通（倒灌）与 CCM 直通（初级已开通、SR 还没关）；关断慢 10 ns，风险窗口就多 10 ns。而开通慢一点只是体二极管多导通几 ns（0.7 V，损耗可控，且本来就要靠它建立开通判据）。所以预算全押在“关断又快又狠”：15 ns 传播延迟 + 25 ns 关断延迟 + 3 A 灌电流 + 1 Ω 下拉。

器件怎么算：驱动损耗 P_drv = Q_G × V_G × f_SW。代入 150 V/7 mΩ 级 SR 管（Q_G ≈ 25 nC，具体以管子手册为准，待核实）+ V_G ≈ 9 V + 100 kHz：P_drv = 25 nC × 9 V × 100 kHz = 22.5 mW；等效平均驱动电流 = Q_G × f_SW = 2.5 mA——这是 VDD 电源预算里驱动项的来源（对应 DS I_CC 测试条件 C_LOAD = 2.2 nF：C·V·f = 2.2 nF × 9 V × 100 kHz ≈ 2 mA，与实测 I_CC 的 VDD 相关增量同量级，本库推算自洽性检验）。

开路/短路/接错会怎样：VG 开路或对 VSS 短路 → SR 永不开通，由体二极管独自承担电流而过热；VG 对 VDD 短路 → SR 常开，初级一开通就是母线对次级的直通，通常炸管。栅回路走线过长/回路面积大 → 栅极振铃、误开通与 EMI（04 篇陷阱 8）。

2.4 脚 4 — VDD：内部 LDO 输出（芯片电源）

内部结构：双路输入的电源管理块（DS 图 1 “Power Management”）：HVC 路电流源 70 mA（typ）、VD 路电流源 40 mA（typ），按 V_HVC 电位三段制调度（详见 02 篇 §4）；UVLO 监视（升破 3.75 V typ 使能，跌破 3.55 V typ 进睡眠、V_GS 保持低，迟滞 0.2 V typ）。

为什么调节点有两个（5 V/9 V）：驱动幅度跟随 VDD（见 2.3），于是供电结构直接决定栅压档位——HVC 从漏极取电的高侧/高压配置把 VDD 调在 9 V，驱动标准栅压管；VD 路供电的 0 V 输出/低输出配置把 VDD 调在 5 V，驱动逻辑电平管。DS“兼容标准栅压与逻辑电平 SR MOSFET”这句特性，落到硬件上就是这两个调节点（推断，与电气特性表两行调节电压及 §12.3 图 6-A/图 7 的“9 V/5 V”标注一致）。

外围怎么接：去耦陶瓷电容就近接 VDD 与 PGND（DS 布局指南第 4 条）。DS 未给容值——业界经验/本库示例 1~2.2 µF 起步（推断）：既要满足 SR 导通期（VD ≈ 0 V 无法充电）的放电需求，又不能大到拖慢启动。

器件怎么算：

• 纹波校核：SR 导通期 t ≈ 5 µs（100 kHz、D = 0.5）内靠电容放电，负载 I ≈ 5 mA（I_CC 3 mA + 驱动 2.5 mA 量级，本库推算）→ ΔV = I·t/C = 5 mA × 5 µs / 2.2 µF ≈ 11 mV ≪ 迟滞 0.2 V——C_VDD = 2.2 µF 绰绰有余；
• 启动时间核算：C = 2.2 µF 充到 3.75 V @ 70 mA：t ≈ C·V/I = 118 µs（本库推算）——启动不拖整机；
• 最小容值下限：ΔV ≤ 迟滞 0.2 V → C ≥ I·t/ΔV = 5 mA × 5 µs / 0.2 V = 125 nF——0.1 µF 级是绝对下限，工程上留十倍余量（推断）。

开路/短路/接错会怎样：不接电容 → VDD 纹波击穿 UVLO 迟滞带，芯片反复睡醒，SR 系统瘫；对 VSS 短路 → 无供电、SR 不工作（体二极管过热）；外部灌入 > 14 V（绝对最大）→ 损坏——外部电源直灌 VDD 时必须自限幅（推荐工作 4~13 V）。

2.5 脚 1 — HVC：高压取电输入

内部结构：高压线性稳压器（LDO）输入端，接 70 mA（typ）电流源；耐压 −1~+180 V（绝对最大）/ −1~+150 V（推荐）。DS §11.1：V_HVC < 4.7 V 时该路被停用（内部视为对 VSS 短接，见 §12.3 图 7），4.7~9.7 V 时 VDD 调在 V_HVC − 0.7 V，> 9.7 V 时钳位 9 V。

为什么需要它：辅助绕组是 SR 供电的传统方案，但它有三个代价——多绕组多漏感、绕组电压随输出变化（宽输出下 5 V 档可能供电不足）、输出短路时绕组没电压（SR 系统恰恰在最需要它的时候失效）。HVC 直接从漏极开关节点取电：初级导通期漏极 = V_OUT + V_IN/n，永远是高位——0 V 输出、短路工况都取得到。这就是“无需辅助绕组”的物理来源。

外围怎么接（DS §12.3 三种高侧接法 + 低侧）：

• 低侧简化接法：HVC 接 V_OUT（图 5 的“供电取自输出电压”）——输出够高时 LDO 压差最小、发热最低；
• 高侧接法 A（图 6-A）：HVC 直连 VD（漏极）——VDD 调节 9 V；
• 高侧接法 B（图 6-B）：HVC 经阻断二极管接次级地，峰值整流漏极摆幅——V_HVC(max) = V_IN × N_s/N_p（式 2），VDD 调节 9 V；
• HVC 可能吃负偏置的场合（高侧免辅助绕组配置）：串与 VD 相同的电阻（≥300 Ω）；用阻断二极管则 t_rr < 250 ns（DS §12.2）。

器件怎么算（HVC 取电损耗核算，本库推算）：芯片消耗的一切能量最终都从取电节点来，LDO 压差 × 平均电流 = 芯片内耗。例：高侧、HVC 接漏极、高线 V_IN = 375 V、n = 5 → V_D ≈ V_OUT + 75 V = 95 V；芯片平均电流 ≈ I_CC 3 mA + 驱动 2.5 mA ≈ 5.5 mA → P_LDO ≈ (95 − 9) V × 5.5 mA ≈ 0.47 W——逼近 P_D = 0.56 W @ 25 ℃ 的封装预算，环温 50 ℃ 时预算只剩 0.45 W，已超出热预算。若改从 V_OUT = 20 V 取电：P ≈ (20 − 9) × 5.5 mA ≈ 60 mW，差 8 倍。结论：HVC 从漏极取电是维持工作的保底手段，从输出取电是降低发热的优选方案；高压输入 + 大 QG 管 + 高频机型必须做这项核算（详见 03 篇步骤 6）。

开路/短路/接错会怎样：HVC 悬空且 V_OUT 也没接 → 只剩 VD 路 40 mA 撑 5 V 档，驱动幅度掉到 5 V，标准栅压管欠驱动发热（推断）；HVC 对 VSS 短路（图 7 是内部行为，外部误短接同理）→ 退化为 VD 路供电、VDD = 5 V——功能仍在但驱动档位变了，选管要配套；HVC 超过 +180 V → 损坏；无串阻吃负压（体二极管导通期）→ 超出 −1 V 额定（04 篇陷阱 6）。

2.6 脚 3 — SLEW：斜率判据编程

内部结构（DS 图 1 “Slew Rate Set” → Control Circuit）：设定开通计时器 T_SLEW 的时间常数。工作流程（DS §11.3）：V_DS 跌到约 +2 V 时计时器起跑；若 V_DS 在 T_SLEW 内到达 −86 mV 开通阈值 → 30 ns 延迟后开通；迟于 T_SLEW 才到 → 栅极保持关断。

为什么需要它：DCM/QR 退磁后的振铃会把 V_DS 摆到 0 V 以下、甚至冲破 −86 mV 开通阈值——没有斜率判据的控制器会误把振铃当作开通信号：轻则多损耗，重则初级管在最小导通时间内开通时直通炸管（DS §12.1）。振铃是衰减的 LC 谐振，慢；真换流沿由初级关断时的电流换路驱动，快——用“从 +2 V 走到 −86 mV 的用时”这一判据就能把两者区分（机理展开与数值核算见 02 篇 §6）。

外围怎么接：一只电阻 R_SLEW 设定 T_SLEW = R_SLEW × 90 ns/400 kΩ（式 1）。DS 只演示 400 kΩ 一点；本库推算整定思路：R_SLEW 越大 → T_SLEW 越长 → 判据越“松”（容纳更慢的真沿、拒绝更慢的振铃）。SLEW 脚耐压 −0.3~+6.5 V，电阻另一端按典型应用接 VSS/地（DS 未明示网络细节，推断）。

器件怎么算（等效斜率门槛，本库推算）：计时器实际度量的是 +2 V → −86 mV 共 2.086 V 的平均斜率，门槛 = 2.086 V / T_SLEW：

真换流沿数百~数千 V/µs 轻松通过；振铃普遍在几十 V/µs 以下被拒——400 kΩ 的默认值正落在两者之间。整定必须在实机上按振铃波形核查（DS §12.2 “每种实际情形都应核查”的同款精神），方法见 03 篇步骤 4。

开路/短路/接错会怎样：SLEW 悬空（R_SLEW = ∞）→ T_SLEW 拉到极长，判据死松——大概率真开通也被拒，SR 整周期不工作、体二极管过热（这是斜率方案独有的新陷阱，消隐窗方案没有）；SLEW 对 VSS 短路（R_SLEW = 0）→ T_SLEW → 0，判据死严——振铃照样放行，防误开通失效；R_SLEW 整定与机型不匹配 → 要么 DCM 误开通、要么轻载丢 SR（04 篇陷阱 1/陷阱 2）。

3. 绝对最大额定值与推荐工作条件（全表）

写原理图前先背这一页——任何一项超限都可能导致永久损坏（DS 注 1）：

三条最容易被忽视的额定值：

1. VD/HVC 负向只保 −1 V——SR 管体二极管大电流导通时压降可达 −0.8~−1 V 甚至更高，这正是 DS 要求串 ≥300 Ω 电阻的原因；高侧免辅助绕组配置里 HVC 同罪同罚。
2. P_D = 0.56 W @ 25 ℃ 按 θ_JA 220 ℃/W 反推：环温每升 10 ℃，预算少 45 mW（本库推算：ΔP = 10/220）。漏极取电的 LDO 损耗 + 驱动损耗都在这预算里（见 2.5 的损耗核算）。
3. SLEW 只保到 +6.5 V——该脚是小信号编程脚，别把 VDD 或漏极信号误接到它身上。

4. 关键参数的设计含义

5. 电气特性表的三个分组（导航）

DS §8 按功能分三组，查数时按组找：

注意：DS 表中以 (V_SS − V_D) 表示的参数与正文 V_DS 互为相反数（V_FWD 40 mV 即 V_DS ≈ −40 mV；关断阈值 +3 mV 即 V_DS = −3 mV）——00 全译已加译注，读原文时别把极性看反。另外“最小导通时间期间的关断阈值 1.3/1.8/2.1 V”一行正文无描述，属“表格比正文细”的参数（本库按其数值与 V_B-OFF 的关系推断为消隐期紧急关断阈值，见 02 篇 §8）。

精炼要点

上一级：MP6908