NCP1622 — 03 典型应用与设计计算

依据：onsemi NCP1622/D Rev.5（式 1~4、表 1~6、图 1/9/10/12/13）。设计实例为本库按 75 W 口径整理的示范设计（标注“本库示例”处非 DS 原文）；公式与器件阈值全部取自 DS，代入数字逐一复算。 本篇对标 TI “Application and Implementation”：Design Requirements → 编号设计步骤 → 关键元件选型表。

本篇总结

1. 设计主轴是“电感 × ton,max 版本”的配对：电感定最低开关频率（音频之上、EMI 之下），ton,max 版本定最大功率能力——两者配不上，要么低线满载带不动（ton 顶到上限），要么频率掉进音频。
2. CrM 的频率不是常数：本例 90 VAC 满载在 60~89 kHz 摆动（线峰值最低、过零最高），264 VAC 过零点附近还会出现短暂的更高频率与线峰值处 ~33 kHz 的凹陷——EMI 滤波器按“最低频率”设计，这是 CrM 与定频 CCM 设计习惯最大的不同。
3. 两套传感元件各司其职：源极 Rsense 管 OCP/OVS（0.5/0.75 V 阈值），漏极 Rcs1/Rcs2 桥（1/138）管谷底/母线/OVP2——桥比接错的最阴险后果是“正常 390 V 就误触发 OVP2”。
4. FB 分压决定的不只是 390 V：95.5/105/107% 三事件点、UVP 点全部按比例随动；上分压做 MΩ 级是为待机损耗，代价是对 PCB 漏电敏感。
5. VCC 架构先选版本再做启动电阻：[A]（17 V）配高阻启动电阻+辅助绕组自举，[C]（10.5 V）配 12 V 辅助轨——DS 官方口径，两项核算在 §9 完成。
6. 75 W/390 V 的核数字：L=560 µH、Ipk=2.56 A、Rsense=0.15 Ω（OCP 3.33 A）、FB 3.86 M/24.9 k、桥 649 k/4.7 k、fsw≈60~89 kHz。

1. Design Requirements（设计需求表）

2. 设计步骤

步骤 1：工作点与输入电流

Pin = Pout/η = 75/0.92 = 81.5 W。

• 90 VAC：Iin,rms = 81.5/90 = 0.906 A，Iin,pk = √2×0.906 = 1.28 A；
• 264 VAC：Iin,rms = 0.309 A，Iin,pk = 0.437 A。

步骤 2：母线电容 Cbulk

按掉电保持 20 ms（Vout 390→330 V，后级 DC-DC 最低工作点）： C = 2·Pout·t_hold/(Vout²−Vmin²) = 2×75×0.02/(390²−330²) = 3/43200 = 69.4 µF → 取 68 µF/450 V。 纹波核算：ΔV ≈ Iout/(2·f_line·C) = (75/390)/(2×50×68µ) ≈ 28 Vpp（7%）——后级允许即可。

纹波与 FB 阈值的联动检查（容易漏的一步）：28 Vpp 纹波叠加在 390 V 上，瞬时值在 376~404 V 之间扫——不会碰到软 OVP 409 V（裕量仅 5 V，偏紧）。若实测纹波更大（低线满载、电容老化），软 OVP 会在纹波峰处周期性介入，表现为“满载正常、满载+低线时轻微信号摆动”。对策：纹波按 ≤4~5% 设计（加大 Cbulk 或抬 Vout 标称），保证峰值处仍留 ≥2% 的软 OVP 裕量（经验）。

步骤 3：版本选择（L1/L2/L3）

• L2（ton,max 组）：先假设默认 E（12.5 µs 低线），步骤 4 完成后回验；
• L1：要待机 Skip → B 或 D；要低线 Brown-out → C 或 D；本示例按默认 A（均无），注意默认 AEA 不含 Skip/Brown-out；
• L3：电阻启动+辅助绕组架构选 A（17 V）；有 12 V 辅助轨选 C（10.5 V）。本示例选 A。

步骤 4：电感 L（本设计的核心步骤）

CrM 频率在线电压峰值处最低（ton 最大+t2 最长）。由 Pin = Vin,rms²·ton/(2L)（CrM 平均功率式，由式 2 取 t3=0 积分得到）与 T = ton·Vout/(Vout−Vin,pk)：

f_min = (Vout−Vin,pk)·Vin,rms² / (2·L·Pin·Vout)

反解 L（目标 60 kHz，Vin,rms=90 V，Vin,pk=127 V）：

L = (390−127)×8100 / (2×81.5×390×60e3) = 2 129 430/3.82e9 ≈ 557 µH → 取 560 µH

回验 ton,max（E 版）：ton,req = 2·L·Pin/Vin,rms² = 2×560µ×81.5/8100 = 11.3 µs ≤ 12.5 µs ✓（裕量 10%）。

• 若输入下限是 85 VAC：ton,req = 2×560µ×81.5/7225 = 12.6 µs > 12.5 µs ✗ ——E 版带不动，要么换 J/K/L 组（30 µs），要么减 L（同时 f_min 上移）。这就是 DS 图 9“Pout 仅取决于 ton,max 与 L”的设计落地。
• 230 VAC 专用设计：ton,req = 2×560µ×81.5/52900 = 1.73 µs，连 8.3 µs 组（G/H/I）都用不完——高线专用机型选小 ton,max 组可把折返起点做得更早。
• 电感公差核算（经验）：粉压磁芯批量 ±10~20% 偏差直接平移 f_min 与 ton,req——L 若 −20%（448 µH），ton,req 降到 9.0 µs 但 f_min 升到 75 kHz；L 若 +20%（672 µH），ton,req 12.7 µs 超过 E 版上限。选型时按 L(max) 回验 ton,max、按 L(min) 回验 f_min 与 RMS 应力，两端都要过。

频率扫描核算（满载，L=560 µH，ton 按上式）：

结论：EMI 滤波与磁损校核按 ~33 kHz 最低频率做；180 VAC 中段 100 kHz+ 的频率峰决定磁芯损耗口径。

步骤 5：峰值电流与 Rsense（OCP/OVS 阈值）

Ipk,max = Vin,pk·ton/L = 127×11.3µ/560µ = 2.56 A（90 VAC 线峰值）。 取 OCP 点 = 1.3×Ipk：Rsense = 0.5 V/(1.3×2.56) = 0.150 Ω → 0.15 Ω/0.25 W、1%：

• I_OCP = 0.5/0.15 = 3.33 A（式 4，1.30×Ipk）；
• I_OVS = 0.75/0.15 = 5.0 A（=150% OCP，DS 设计值口径，专防饱和/二极管短路）；
• Rsense 损耗：开关支路 RMS ≈ 0.7 A（CrM 三角波按导通占空比解析平均，本库计算）→ P = 0.7²×0.15 ≈ 0.07 W → 0.25 W 足够；
• 电感饱和电流 ≥ 4 A（≥1.5×I_OCP，经验准则）。

步骤 6：漏极分压桥 Rcs1/Rcs2（KCS=1/138）与 Ccs

按 DS 口径令 OVP2 名义触发于 438 V：KCS = Rcs2/(Rcs1+Rcs2) = 1/138，VREF,OVP2 = 438/138 = 3.175 V（与表 6 VOVP2H,HL typ 完全一致，交叉验证 DS 数值自洽）。 取 Rcs2 = 4.7 kΩ、Rcs1 = 649 kΩ（1%）：KCS = 4.7/653.7 = 1/139.1 → OVP2 实际触发 = 3.175×139.1 = 441.6 V（+0.8%，电阻公差主导，1% 可控在 ±2%）。

• 桥损耗：关断期 390 V/653.7 k = 0.6 mA，按退磁占空比 ~0.34 折合 ≈ 80 mW（待机敏感场合可加大阻值，但须复核 ZCD 毫伏阈值裕量）；
• ZCD 阈值折算：+40/−50 mV×138 = 漏极 +5.5/−6.9 V——退磁结束的振铃摆幅数十伏，检出裕量充足；
• Ccs（CS 脚对地）：47~100 pF（经验值，DS 未给）：τ = Ccs×(Rcs1∥Rcs2 ≈ 4.66 kΩ) = 0.22~0.47 µs，须 ≪ 谷底振铃周期（~1~2 µs，由漏极寄生参数决定，推断），以实测谷底开通不迟滞为准。

步骤 7：FB 分压（调节 + 全部百分比阈值）

Rfb2 = 24.9 kΩ、Rfb1 = 3.86 MΩ（1%）：Vout = 2.5×(1+3860/24.9) = 390.0 V。

• 分压电流 100 µA，FB 偏流误差 200 nA/100 µA = 0.2%；损耗 39 mW；
• 事件点随动：DRE 372 V / 软 OVP 409 V / 快 OVP 417 V / UVP ≈47 V（95.5/105/107%/12%×390）；
• 工程细节：3.86 MΩ 耐压分两颗 1.93 MΩ 串联（每颗 ≤200 V 工作电压，1206），焊盘下禁放通孔防漏电（经验）；
• 校验 OVP2 与快 OVP 的级差：441.6 V > 417 V ✓ OVP2 确为最后防线；若把桥比做大（如 1/130 → 413 V）会与快 OVP 相互矛盾，桥比只能往小做（触发电压往高做）。

步骤 8：VCTRL 补偿网络（Type-2，<20 Hz）

Rz = 47 kΩ、Cz = 1 µF、Cf = 0.15 µF（本库示例）：

• 零点 fz = 1/(2π×47k×1µ) = 3.4 Hz；极点 fp = 1/(2π×47k×0.15µ) = 22.6 Hz；
• 带宽目标 10~15 Hz（<20 Hz 上限，DS 建议），穿越处相位提升约 50°（经验）；DC 上电容隔直 → 环路为积分型，输出电压 DC 精度由 FB 分压+VREF 决定，与补偿值无关；
• DRE 并联注入 220 µA 时：ΔVctrl = 220µA×47k = 10.3 V ≫ 4.5 V 满幅 → VCTRL 立即顶满（这正是 DRE 想要的效果，见 02 §8）。

步骤 9：VCC 启动电路与辅助绕组

方案 A（本示例，[A] 版）：高阻启动电阻 + PFC 电感辅助绕组自举。

• 启动电阻上限：最坏低线 90 V（整流均值≈90 V）下需供 ≥ICC,start(max)=70 µA 直至 17 V：R ≤ (90−17)/70µ = 1.04 MΩ。取 R_start = 2×220 kΩ = 440 kΩ（串联分压/分压应力），高线损耗 373²/440k ≈ 0.32 W（两颗 1206 分摊）；
• 启动时间（按 worst-case 净充电电流 (90/440k−70µ) ≈ 135 µA）：t ≈ C_VCC×17/135µ → C_VCC = 22 µF 时 ≈ 2.8 s（可接受；要更快减 C_VCC，但须过下面的跌落校验）；
• 辅助绕组：主绕组 90 匝时取 5 匝 → Vaux ≈ 390×5/90 − 0.7 ≈ 21 V：>17 V 快速接管 VCC，<30 V 绝对最大 ✓；
• Skip 掉电校验：Skip 突发间隙无开关 → Vaux 失去补给，C_VCC 从 17 V 掉到 9.5 V 的时间 = 22µ×7.5/0.5mA(ICC,op1) ≈ 0.33 s ≫ 突发间隙（ms 级）✓ 不会陷入重启循环。 方案 B（[C] 版）：系统已有 12 V 待机轨 → 直接供电，免启动电阻（11.25 V max 启动电平保证 12 V 轨可启动，DS 明言此场景）；Brown-out 选项（C/D）不得与 Vaux 架构同用（DS 红线）。

步骤 10：栅驱动、旁路二极管与升压二极管

• RG = 5.1 Ω：峰值电流 ≈ (12−4)/(10+5.1) ≈ 0.53 A（ROH 10 Ω 计入），60 nC 管 <50 ns 沿，兼顾阻尼；
• 旁路二极管：整流输出→Cbulk 直通（600 V/2 A 浪涌型），浪涌电流经该二极管而不经过电感；其短路故障由 OVS 打嗝提供后备保护（02 §10）；
• 升压二极管：600 V 超快/SiC，平均 0.19 A、峰值 2.56 A；CrM 电流自然过零开通，无反向恢复应力（CrM 的核心优势，DS 特性“谷底开通”的功率级收益）；
• MOSFET：600 V，Rdson 1 Ω 级（导通损耗 ≈0.7²×1 ≈ 0.5 W，本库计算），Qg 与 IC 驱动热校核见 01 §2.4。

3. 关键元件选型表（75 W 示例汇总）

注：表中 Rz/Cz/Cf、C_VCC、辅助绕组匝数等为本库示例值（“本库示例”口径），DS 未给参考设计数值；其余阈值类参数（Rsense/桥比/FB 分压）由 DS 公式与阈值直接导出，均为可复算结果。

4. 损耗与应力核算（满载 90 VAC，本库计算）

注：本表是“设计者可控的解析项”，不是完整效率预算；磁芯损耗须按实际频率摆动谱（33~89 kHz）用厂商曲线核算（经验）。

5. 环路与调试要点

• 先开环看时序，再闭环：DRV 与 I_L 同屏看谷底开通是否干净（ZCD 判定电）；轻载看频率是否随负载线性下滑、Skip 是否在 VSKIP 窗口进出（B/D 版）；
• 环路测量：PFC 环路注入点在 FB 分压处，带宽 10~15 Hz、相位裕量 ≥45°；DRE 动作时环路增益 ×10，实测会看到两段增益曲线——正常现象；
• 负载突变测试：50→100% 阶跃，看 DRE 是否把下冲钳在 ~95.5% 附近（390 V 时 ~372 V 一线）；上冲看软 OVP 是否在 105% 前收敛；
• PF 与 THD 预期（经验）：CrM+导通时间调制方案的满载 PF 典型 0.98~0.995、THD <10%；过零畸变是固有项（低电压处 d(t1+t2)/dVin 变化+折返/谷底延迟），不应期望 CrM 在过零处波形完美——表现明显劣化时先查陷阱 3（谷底误判）再怀疑方案；
• 三看口诀：谷底开通（效率）、折返/Skip 动作（待机）、100 Hz 纹波幅度（环路带宽是否超标）。

6. 设计复核清单（画完图后逐条过）

1. ton,req（L max 公差、最低输入）≤ ton,max 版本值？低线带不动是第一复核项；
2. f_min（L min 公差）≥ 音频/EMI 目标？磁芯损耗按摆动谱核算？
3. Rsense 损耗与 OCP 裕量（1.2~1.3×Ipk）两者兼顾？OVS = 150% OCP 自动成立？
4. 桥比 ≤1/138（OVP2 触发 ≥438 V 名义，与快 OVP 417 V 保持级差）？Ccs 时间常数 ≪ 谷底振铃周期？
5. FB 分压精度预算 = 电阻 1% + VREF ±2.4% + 偏流 0.2%，输出 ±1% 可达？上分压耐压分摊？
6. VCTRL 补偿：带宽 <20 Hz、Cz 兼软启动时长、OTA ±20 µA 能力内阻抗可行？
7. VCC：启动电阻 ≤(Vin,min−VCC,on)/70 µA？C_VCC 过 Skip 突发间隙不塌？Vaux（若有）在 9.5~30 V 窗口内？
8. 版本：L1（BO/Skip）、L2（Vctrl,th/ton,max）、L3（VCC,on）逐位核对，印字反查？
9. 保护级差链：OCP 3.33 A < OVS 5.0 A；DRE 372 < 软 OVP 409 < 快 OVP 417 < OVP2 442 V——四级单调不交叉？
10. 热：IC 估温升 + MOS/二极管/电感 各自 ΔT 在环境上限内？

精炼要点

上一级：NCP1622