UCC28700 — 01 引脚功能与关键规格

依据：TI SLUSB41A（UCC28700/01/02/03，2014-12 修订 A）§6 引脚、§7 规格、§8.3.1 引脚详述。文中“DS”均指此手册；数值均标 min/typ/max；标注「本库推导」「业界经验」的内容为手册之外的工程展开。UCC28701/02/03 与 UCC28700 仅 1 脚不同（CBC ↔ NTC），本文以 UCC28700 为主线。

本篇总结

1. UCC28700 只有 6 个脚，但分工是“三角架构”：VS 管“看”（电压采样+定时+线检测三合一）、CS 管“掐”（电流峰值逐周期决定关断时刻）、DRV 管“打”——理解了 VS 脚一肩挑三职，PSR 的外围设计就只剩分压电阻和两个阈值。
2. VS 是 PSR 的核心：它在退磁段采样辅助绕组波形反推输出电压（基准 4.05 V），在导通段经同一个分压器上位电阻 R_S1 检测母线电压（run 220 µA / stop 80 µA）——一脚两用是 PSR 省脚的根本，也因此 DS 明令禁止在 VS 加滤波电容（会破坏采样，04 篇陷阱 1）。
3. CS 的正常工作窗口是 0.75 V→0.25 V（K_AM=3）：同一个 CS 脚，阈值随控制电压在 3:1 范围内滑动实现“幅度调制”，1.5 V 阈值（无前沿消隐）是独立的过流保护——正常调节与保护用两条阈值线，互不干扰。
4. VDD 的 21 V/8.1 V 宽迟滞（12.9 V，typ）是“µA 启动”的对偶设计：启动电阻可以大到 15 MΩ（损耗 6.9 mW@325 V，本库复算），代价是 CDD 要把 21 V→8.1 V 的滑落全程维持，CDD 公式（DS 式 13）按恒流段输出电压从 5 V 掉到 2 V 的时间算。
5. CBC（UCC28700）/NTC（UCC28701/2/3）是同一位号的“二选一”：CBC 内部 28 kΩ+3 kΩ×I_CBC 把 0~3 V 编程电压折成 VS 基准上的 0~320 mV 抬升（≈5 V 输出端 0~400 mV），用于抵消线缆压降；NTC 版把 1 脚改成 0.95 V/105 µA 的热关断接口——选型第一问：你要可调线补还是要温度保护。
6. DRV 的 25 mA 电流源开通是“主动限速”：限制 MOSFET 漏极 dv/dt，从源头压前沿电流尖峰——PSR 没有光耦隔离噪声，最怕的就是这个尖峰从 CS/VS 混进来。
7. 引脚故障后果不对称：RCS 开路→CS 信号全失（1.5 V 阈值也一并失效，依赖周期上限后备）；VS 失效→DS 明确“停止开关并重启”（安全方向）——RCS 是这颗芯片唯一“失效后无独立保护”的采样通道，检修时必查（04 篇陷阱 9）。

1. 引脚配置总览（SOT-23-6 DBV，顶视，DS 图 6-1 口径）

封装现实：SOT-23-6 本体 2.90×1.60 mm，θ_JA=180 ℃/W——芯片自身损耗小（I_RUN 2.1 mA + 驱动），但散热全靠 GND 脚铜箔，DS 电源建议节专门叮嘱“加大 GND 铜箔改善热性能”。

2. 逐脚详解

每脚按固定五层展开：内部电路结构 → 为什么这样设计 → 外围怎么接 → 关键器件怎么算 → 开路/短路/接错会怎样。

2.1 VS（脚6）— PSR 采样、谷底定时、母线检测的三合一核心

内部结构（DS 图 2 框图）：三个功能块挂在 VS 上——采样器（Sampler）：退磁段跟踪辅助绕组波形，副边电流到零时刻捕获电压值送往 E/A（基准 4.05 V+V_CVS）；副边定时检测（Secondary Timing Detect）：从同一波形提取退磁起止时刻，供谷底开关与 DMAG 占空比控制；线检测（Line Sense）：MOSFET 导通期间，VS 被内部钳位到接近 GND（负钳位 V_VSNC=−0.25 V，190~325 mV），此时流过 R_S1 的电流被监测——超过 220 µA（run，190~260）判母线电压足够，跌到 80 µA（stop，70~95）以下判欠线，关断重启。

为什么一脚能两用：辅助绕组电压是“分段定义”的——退磁段 V_AUX=(V_OUT+V_F+I_S·R_S)×N_A/N_S（正比输出），导通段 V_AUX=−V_BLK×N_A/N_P（正比母线）。两个时段波形极性相反、含义不同，控制器按时段分别解读：退磁段采样电压，导通段钳位后测电流。这就是 PSR 用一只脚买下“输出+输入”两条信息的原理。

外围怎么接：辅助绕组→R_S1（上）→VS→R_S2（下）→GND。DS 明令禁止在 VS 加滤波电容——采样的是退磁结束瞬间的波形细节，任何电容都会把 100 ns 级的信息抹平。EVM 仍然给 C6 留了焊位（不贴）——这是“预留调试位、默认必须空”的示范。

关键器件怎么算（DS 式 1/2，式 15/16 为同式重列）：

R_S1 = V_IN(run) × √2 / (N_PA × I_VSL(run))          —— 掉电(run)电压定上端电阻
R_S2 = R_S1 × V_VSR / (N_AS × (V_OCV + V_F) − V_VSR)  —— 输出电压定下端电阻

EVM 实例（5 V/1 A，N_PS=14、N_AS≈3.84、N_PA≈3.65，本库反推见 03 篇）：R_S1=121 kΩ → V_IN(run)=220 µA×3.65×121 k/√2≈68.7 VAC（DS 设计表目标 70 V ✓）；R_S2=30.1 kΩ → 调节点 = 4.05×(121+30.1)/30.1×14/3.84×... → V_OUT=5 V ✓（完整代入见 03 篇 Step 7/8）。

开路/短路/接错会怎样：

• VS 反馈完全丢失（R_S1 开路等）：DS 明确“停止开关并重启”——安全失效；
• R_S2 开路：VS 上拉到辅助绕组全幅 → 采样值恒超基准 → 输出跌到 0 + 可能触发 OVP 判定逻辑，实际表现“无输出、周期性重启”；
• VS 与 CS 走线耦合（布局差）：开关噪声串进采样窗 → 输出电压莫名漂移/抖动——DS 布局节专门要求 R7/R9 到 VS 走线尽量短（04 篇陷阱 10）。

2.2 CS（脚4）— 三段滑动的电流阈值窗 + 独立的 1.5 V 安全线

内部结构：CS 电压送往两个比较器——调节比较器：阈值 V_CST 在 250 mV（V_CL 低）~750 mV（V_CL 高）间随控制电压滑动（K_AM=3.0，2.75~3.15），逐周期终止导通；过流比较器：固定 1.5 V（1.4~1.6），无前沿消隐，触发即 UVLO 复位重启。正常采样路径有 235 ns（195~275）前沿消隐，盖住 MOSFET 开通尖峰。

为什么阈值要“滑动”：这就是幅度调制（AM）。轻载用小阈值（0.25 V→RCS 上小信号、低损耗），重载用大阈值（0.75 V→满峰值）——一只 CS 脚同时承担“电流环执行”与“AM 调制”，与 VS 的定时段采样配合构成完整控制律（02 篇 §5）。

外围怎么接 / 怎么算：RCS（对地）→R_LC（串联）→CS。RCS 定恒流点（DS 式 3/23）：

R_CS = V_CCR × N_PS / (2 × I_OCC) × η_XFMR

EVM：R_CS=2.05 Ω（R13）。R_LC 定线补偿（DS 式 4/17）：

R_LC = K_LC × R_S1 × R_CS × T_D × N_PA / L_P

T_D=内部 50 ns+MOSFET 关断延时；EVM R_LC=4.64 kΩ（R10）反推 T_D≈195 ns（本库推导，03 篇 Step 9）。机理：MOSFET 关断延时期间电流继续上升 ΔI=(V_BLK/L_P)×T_D——高线上升快，若不补偿，峰值电流随线压升高，CC 点随线压漂移。R_LC 上由线检测电流 I_VSL/K_LC 产生一个正比于母线电压的压降，把 CS 信号“垫高”恰好抵消这段过冲——前馈式补偿，不需要环路慢慢调。

开路/短路/接错会怎样：

• RCS 开路（过流烧断是常见失效模式）：CS 恒为 0 → 调节比较器永不触发 → 导通时间失去电流终止依据，1.5 V 过流比较器同样失效（同一信号源）——DS 未说明此时内部是否还有导通时间上限后备（推断：控制律的“最小周期”约束限制了每周期最长导通，但限流保护实质失效）；实际表现多为炸管或打嗝。RCS 是全芯片唯一失效后保护跟着失效的采样通道。
• CS 被开关噪声污染（R_LC 没就近、C9 缺失）：235 ns 消隐盖不住时，前沿尖峰提前终止导通 → 带不起载、重载掉输出。DS 布局节：C9（与 R10 构成低通）紧贴 CS 脚，且明示“并非所有设计都需要 C9，但留焊位是明智的”。
• RCS 阻值错（如把 2.05 Ω 贴成 20.5 Ω）：恒流点缩小 10 倍——输出“5 V 但带不动 200 mA”这类软故障。

2.3 VDD（脚2）— µA 启动与宽迟滞的对偶设计

内部结构：UVLO 比较器（开 21 V：19~23；关 8.1 V：7.7~8.45）+ 四态电源管理（start/run/wait/fault，02 篇 §6）+ 内部 5 V 轨。绝对最大 38 V，推荐工作 9~35 V。

为什么 UVLO 迟滞要 12.9 V 这么宽：与 UC3842 的 6 V 迟滞逻辑相同但更极端——UCC28700 的启动电流只有 1 µA（typ，≤1.5 µA），启动电阻可以拉到 15~20 MΩ；这种“高阻涓流”电源无法供给 2.1 mA 的 run 电流，全靠 CDD 从 21 V 放电到 8.1 V 期间（12.9 V 窗口）维持到辅助绕组接管。宽窗口的另一层用意（DS 8.3.1.1）：USB 充电要求输出从 5 V 一直恒流到 2 V，辅助绕组电压正比输出——标称 VDD≈25 V 时，输出掉到 2 V 辅助电压仍高过 8.1 V 关断点，恒流段全程自供电不断电（N_AS 按此设计，DS 式 26）。

外围怎么接 / 怎么算：R_STR（3×5.11 MΩ 串联，耐压分配）接母线电容正端；CDD 同时是储能与旁路（推荐 0.047~1 µF）。CDD 下限（DS 式 13）：覆盖恒流段输出从 V_OCC 到目标电压的充电时间；R_STR 上限（DS 式 14）：√2·V_IN(min)/(I_START+V_DD(on)·CDD/T_STR)，EVM 代入 =15.1 MΩ → 实贴 15.33 MΩ ✓（03 篇 Step 5/6）。

接错会怎样：CDD 偏小 → 辅助接管前 VDD 跌破 8.1 V → “启动到一半就打嗝”的典型现象；VDD 被漏感能量灌高（重载）→ 逼近 35 V 上限——NAS 与 CDD 的取舍见 04 篇陷阱 7。

2.4 DRV（脚3）— 25 mA 电流源：把 dv/dt 从源头按住

内部结构：拉侧 25 mA 电流源（V_DRV=8 V、V_VDD=9 V 测试：20~25 mA）+ 灌侧低阻 RDS(on)（6 Ω typ，≤12 Ω）+ 14 V 钳位（14/16 min/max）+ start 态 200 kΩ（150~230 kΩ）下拉。

为什么开通要用电流源而不是推挽：硬推挽开通 dv/dt 由器件强度决定，PSR 无光耦、次级信息全靠辅助绕组——开通瞬间 MOSFET 漏极 dv/dt 越陡，经变压器层间电容耦合进 CS/VS 的共模电流越大，前沿尖峰/误采样风险越高。25 mA 电流源把开通速度“焊死”在一个温和值，这是 PSR 芯片特有的驱动设计（UC3842 时代的 ±1 A 硬驱动在这里反而是缺点）。

外围怎么接：DRV→MOSFET 栅极，DS 建议通常经串联电阻；加大外部栅电阻可降低关断 dv/dt（灌侧 RDS(on) 6 Ω 是下限，外阻主导关断速度）。EVM 上 DRV 经走线直驱栅极，另留 R8 焊位（本 EVM R8 实际是 CBC 电阻位，未贴，见 05 篇注）。

接错会怎样：栅极悬空/虚焊 → start 态仅 200 kΩ 下拉，母线高压经 MOSFET 漏-栅寄生电容偶合半开通 → “没上电管子先烫”； DRV 对 GND 短路 → 25 mA 源被钳住，芯片进入欠流保护/打嗝（安全方向）。

2.5 CBC（脚1，UCC28700）/ NTC（脚1，UCC28701/2/3）— 同一位号的二选一

内部结构（CBC 路线）：线缆补偿块输出 0~3 V 电平（对应 0~I_OCC），CBC 脚上对地电阻把它变成电流 I_CBC，内部镜像后注入 VS 基准：V_CVS = I_CBC × 3 kΩ（DS 框图标注），串联 28 kΩ 内阻限幅——CBC 对地短路（R_CBC=0）时 V_CVS(max)=320 mV（275~365）@满载，即 5 V 输出端约 400 mV 补偿；CBC 开路时残余 −15 mV（−45~25）。UCC28701/02/03 则内置固定补偿（0/100/200 mV@VS）并将 1 脚分配给 NTC。

为什么需要线缆补偿：PSR 采样点在变压器辅助绕组上，稳的是“变压器副边端”的电压；充电器输出到手机之间还有一段线缆，1 A 时 USB 线压降 200~400 mV 会直接占用手机端电压裕量。线补把输出电压随负载抬高，抵消线缆压降——补偿量必须与实际线缆匹配：过头则空载电压偏高（甚至触发手机端 OVP），不足则满载手机端欠压（04 篇陷阱 5）。

怎么算（DS 式 5/18）：

R_CBC = V_CBC(max) × 3 kΩ × (V_OCV + V_F) / (V_VSR × V_OCBC) − 28 kΩ

EVM-068 的选择：CBC 悬空（R8 焊位不贴）——评估板输出线短，取最小补偿（−15 mV，即几乎不补），这是“默认最安全”的取向。

NTC 路线（28701/2/3）：内部 105 µA 上拉 + 0.95 V 阈值 → R_NTC 跌破 9.05 kΩ 判过温，执行 UVLO 故障循环。接错会怎样：CBC 对电源短路 → 超出 −0.5~5 V 绝对范围；NTC 版把 1 脚对地短路 = 强制热关断行为（持续 UVLO 重启）。

2.6 GND（脚5）— 功率地与信号地合一的纪律

内部结构：单一地参考：驱动回流、模拟参考、去耦回流全走此脚。

为什么 DS 反复叮嘱接地：栅极回流是带陡边的脉冲电流，与 VS/CS 的毫伏级采样共用一个脚的引线电感——任何共阻抗都会变成采样误差。DS 三条硬规矩：VDD 旁路电容就近；去耦电容回流尽量靠近 GND 脚；功率地与信号地在母线电容回流处单点汇合（DS 布局节：“C4、C5+ → T1 → Q1 漏 → Q1 源 → R13 → C4/C5 回流”这条大电流环路不许穿信号地）。

3. 关键规格三张表（DS §7.1/§7.2/§7.3 全表口径）

绝对最大额定值（超出即可能永久损坏）

推荐工作条件（保证功能的边界）

热信息（DBV-6 封装）：θ_JA=180 ℃/W、θ_JCtop=71.2 ℃/W、θ_JB=44.4 ℃/W、ψ_JT=5.1 ℃/W、ψ_JB=43.8 ℃/W（JEDEC JESD51 条件）。本库换算：芯片自损≈25 V×(2.1 mA+驱动平均)<60 mW → 温升 <11 ℃——这颗芯片的热设计实际上是 Q1/R_CS/D2 的热设计。

4. 关键参数的设计含义（选型速查，DS §7.5/§7.6 汇编）

5. 易混参数辨析

• V_VSR（4.05 V）vs V_OVP（4.6 V）：都是 VS 脚上的阈值，前者是采样值的调节目标（E/A 基准+V_CVS），后者是采样值的过压判据（≈调节点的 115%，4.6/4.05=1.136）。调 R_S2 同时移动两条线——不能“只抬高 OVP 不动输出”。
• V_CST（0.25~0.75 V）vs V_OCP（1.5 V）vs V_CCR（0.319 V）：V_CST 是随控制电压滑动的调节阈值；V_OCP 是固定 1.5 V 的故障阈值（无消隐，判 CS 短路/变压器饱和级故障）；V_CCR 不是 CS 阈值而是电流环的目标电平——CC 段控制器把“折算到 CS 的副边平均电流代表值”调到 0.319 V 对应的工作点（经 DMAG_CC=0.425 与周期归算，见 02 篇 §5.2）。三者在同一条 CS 波形上分属三个层次。
• I_VSB vs I_VSL(run/stop)：I_VSB 是 VS 的静态输入偏置（±0.25 µA，采样精度的噪声底）；I_VSL 是导通段钳位状态下流过 R_S1 的母线检测电流（220/80 µA，工作信号）。前者越小越好，后者是被设计利用的“特征电流”。
• f_SW(min)=1 kHz（器件）vs f_MIN=1.15 kHz（设计术语）：DS 命名节定义 f_MIN=变换器最小开关频率=f_SW(min)+15% 裕量——设计公式（式 27 待机、式 11 C_OUT）里用的是 f_MIN，不是裸的 f_SW(min)。待机计算取 1 kHz 直接算会偏乐观 13%。
• 线缆补偿两种口径：器件对比表（0/150/300 mV）按 5 V 输出端子计；电气特性表 V_CVS（−15/100/200 mV typ）按 VS 引脚电平计——两者经 VS 分压比（100 mV×(R_S1+R_S2)/R_S2 折算）换算，不是矛盾（00 篇译注 5）。
• 绝对最大 38 V vs 推荐 35 V：VDD 由辅助绕组整流而来，重载时漏感能量额外灌入——设计留 3 V 裕量（以 35 V 为上限），不要贴近 38 V 使用。

精炼要点

上一级：UCC28700