XDPS21071 规格书全译 —《Forced Frequency Resonant Flyback controller（强制频率谐振反激控制器）》
原文：Infineon Technologies《XDPS21071 — Forced Frequency Resonant Flyback controller》Data Sheet，Revision 2.0，2019-10-30 发布，共 53 页；产品基于固件 FW REV 1.0，第 5 章配置默认值对应 FW REV 1.4，订购代码 SP005355100。原文 PDF：
datasheet/XDPS21071_datasheet.pdf。 本篇为规格书全文忠实翻译：逐节覆盖产品亮点/特性/应用/描述/典型应用与订购/引脚配置（12 脚逐一）/代表性框图/引言/功能描述全节（§4.1~§4.3 全部子节，含式 1~10 与原文代入数字示例）/配置参数全表/绝对最大额定值全表/热特性/工作范围/电气特性全表（表 12~20 逐行含全部测试条件）/封装信息/印记/附录/参考文献/修订历史/全部插图清单（图 1~36）。版权归 Infineon Technologies AG。 ⚠️ PDF 文本提取存在字形替换与排版歧义（Ω→W、上下标拍平、公式分式错位等），均以「译注」标明；原文内部数值不一致处已指出，与电气特性表冲突时以特性表为准。 插图为原版图翻拍（img/ds6_*为本轮新增：典型应用、引脚配置、启动时序、Brown-in/VCC 启动、PWM 控制框图、PDC、软启动、栅驱动输出、FFR 所需信号、电压电流定义与 GDx 容性负载曲线；img/fig*为此前翻拍的同一规格书原图），图注标明原版图号。
1. 产品概览（Product Highlights / Features / Applications / Description / 订购，全译）
产品亮点：集成 600 V 高压启动单元（startup cell），快速启动 + 直接母线电压检测；多模式运行含强制频率谐振模式（FFR, Forced Frequency Resonant）；保证 DCM（断续导通）运行；面向可变 Vout 的自适应限流；支持极低的空载输入功耗，满足严苛法规要求；单引脚 UART 接口配置。
特性：多模式运行（BM 突发模式、DCM）；可配置 ZVS 使能线电压；面向强制谐振模式的 ZVS 栅驱动信号；内置软启动；内置保护模式；经集成 HV 启动单元实现 Brown-in（欠压进入）/Brown-out（欠压退出）检测；无铅引脚镀层、符合 RoHS；按 IEC61249-2-21 无卤素。
应用：高密度适配器/充电器。产品验证：按 JEDEC47/20/22 相关测试通过工业应用资格认证。
描述：XDPS21071 是面向高密度适配器应用、基于 DCM 反激（flyback）拓扑的数字 PWM 控制器。丰富的功能集成于 DSO-12 封装，只需最少的外部元件。内置 ASSP 数字引擎为多模式运行与保护特性提供高级算法；FFR 运行支持优化的高密度适配器系统设计。另集成一次可编程（OTP, One-Time-Programmable）单元，提供一组可选可配置参数，可与专门的系统设计相匹配。
典型应用与订购（图 1）：输入 85...264 VAC；HV（4 脚并联）经 R_HV 接整流母线，VCC 由辅助绕组供电，MFIO 接光耦误差信号，ZCD 接辅助绕组分压，GD0/GD1 分别驱动主 MOSFET 与 ZVS 绕组 MOSFET，GPIO 为单脚 UART 配置口。
| 印记（Marking） | 封装（Package） | 固件版本（FW Revision） | 订购代码（SP Ordering Code） |
|---|---|---|---|
| XDPS21071 | PG-DSO-12-20 | REV 1.0 | SP005355100 |
2. 引脚配置与功能（§1，图 2 + 表 1 全表）
PG-DSO-12-20 共 12 脚：1 ZCD、2 MFIO、3 GPIO、4 CS、5/6/7/8 HV、9 GD1、10 GD0、11 VCC、12 GND。
| 符号 | 脚号 | 类型 | 功能（全译） |
|---|---|---|---|
| ZCD | 1 | I | 零交叉检测（Zero Crossing Detection）：接辅助绕组，用于零交叉检测与正引脚电压测量。 |
| MFIO | 2 | I | 多功能输入输出（Multi-Functional Input Output）：接光耦，为 PWM 模式运行提供放大后的误差信号。 |
| GPIO | 3 | IO | 数字通用输入输出：Brown-in 之前提供 UART 接口；正常运行期间切换为弱下拉模式并禁用 UART 功能。 |
| CS | 4 | I | 电流检测（Current Sense）：经串联电阻接外部分流（shunt）电阻与功率 MOSFET 源极。 |
| HV | 5, 6, 7, 8 | I | 高压输入：接整流母线电压。内部连接的 600 V 高压启动单元用于 VCC 初始充电，并提供 Brown-in 与 Brown-out 检测。 |
| GD1 | 9 | I〔原文如此〕 | FFR 信号栅驱动输出：提供发起强制频率谐振模式运行的栅驱动脉冲信号。 |
| GD0 | 10 | O | 栅驱动输出：直接驱动主功率 MOSFET。 |
| VCC | 11 | I | 正电压供电：IC 电源。 |
| GND | 12 | O〔原文如此〕 | 电源与信号地。 |
[译注] 表 1 中 GD1 类型栏印作 “I”、GND 类型栏印作 “O”，与其功能文字（GD1 为驱动输出、GND 为地）矛盾，系原文排印笔误，以功能栏为准。
3. 代表性框图（§2，图 3）
图 3 为 IC 功能简化顶层框图，图中标注的内部阈值/参数（与电气特性表对应）：HV 启动单元（闭合/断开）+ 启动单元驱动器，HV 脚电流经内部 QM/RM 采样做 Vbulk 测量；Bang-Bang 控制 V_VCCBBoff = 20.5 V、V_VCCBBon(AR/LM) = 9 V；Vbulk Brown-out 保护 I_HVBO = 0.443 mA（图 5 印作 0.442 mA，以表 13 为准）、Vbulk Brown-in 保护 I_HVBI = 1.15 mA；VCC Brown-in 保护 V_VCCBI = 9.1 V；UVLO V_VCCon = 20.5 V、V_VCCoffx = 7.2 V / 9.6 V；初级侧输出过压保护 V_ZCDOVP = 2.75 V（ZCD 反射电压测量经内部 1 kΩ 电阻）；过温检测 T_JOTP = 130 °C；保护模式：自动重启/锁定/硬件复位；软启动、开环定时器 t_MFIOH = 31.3 ms、频率钳位、频率律（Frequency Law）与 FFR 模式（带 ZVS 脉冲发生）经 PWM 逻辑产生 GD0，GD1 由 FFR 脉冲控制；MFIO：V_VDDP = 3.3 V 上拉电阻 R_MFIOPU、开环检测阈值 V_MFIOH = 2.41 V（比较器 C2）、突发比较器 C3（退出）/C5（唤醒）/C6（暂停）/C7（进入）与 BM 两点调节（on/off 相位）；CS：逐周期峰值电流控制 OCP1（前沿消隐 t_CSLEB，内部 10 kΩ + 1 pF 滤波）、第二级过流检测 OCP2（V_CSOCP2 = 0.8 V，消隐 t_CSOCP2BL）、自动重启输入检测；GPIO：V_VDDP = 3.3 V 上拉 I_GPIOLPU，UART 通信与参数配置。
4. 引言（§3 INTRODUCTION，全译）
XDPS21071 是面向高密度适配器应用的数字 AC/DC 电流模式控制器。IC 提供由次级侧控制环路反馈信号控制的可配置多模式运行：多模式运行支持强制频率谐振控制（§4.2.12）或突发模式、降频模式等不同运行模式，具体取决于线电压与负载条件。借助这些模式，高功率密度设计可获得极大的配置灵活性。嵌入式专用数字内核提供多模式运行的高级算法与多种保护特性；集成专用模拟与混合信号外设以支持低待机功耗需求。
IC 通过一套先进的可配置参数与状态机，为应用提供最大的设计灵活性，实现非常专用的系统设计。配置可经 GPIO 脚的单引脚 UART 接口完成，支持在电路（in-circuit）配置。第 5 章给出 XDPS21071 的参数默认配置及其对应的具体固件版本，并给出固件符号与数据手册参数的映射表；每个列出的参数均在第 6 章电气特性中规定。
第 4 章功能描述基于第 5 章默认参数设置；第 7.1 章给出封装外形与尺寸；第 9 章附录提供特定电气特性或测试条件的附加信息；第 10 章参考文献给出相关文档概览。
5. 功能描述（§4.1）— 电源管理（图 4~10）
功能描述给出集成功能、特性及其相互关系概览；所述参数与方程基于 T_A = 25 °C 典型值，对应 min/max 见第 6 章。分组为：电源管理（§4.1）、控制特性（§4.2）、保护特性（§4.3）。
5.1 VCC 电容充电、启动时序与 Brown-in 监测（§4.1.1/§4.1.2，图 4/图 5）
HV 脚经外部电阻 R_HV 接母线电容（图 5），支持两大功能：VCC 电容充电与母线电压监测（§4.1.2）。冷启动开始时耗尽型启动单元（depletion startup cell）导通：交流上电对母线电容充电后，电流经 R_HV 流入 HV 脚，经内部二极管 D1 给外部 VCC 电容充电。VCC 超过门限 V_VCCon = 20.5 V 后启动单元关断、控制 IC 使能，固件引导（boot）时序约需 1.2 ms。期间持续检查母线电压 Brown-in 与 VCC Brown-in 条件（§4.3.4）；两者均达 Brown-in 电平后，最早在 1.2 ms 引导时序之后按软启动控制发出第一个 GD0 脉冲。V_VCC 电压下降，直到辅助绕组供电（V_VCCSS）接管 VCC（图 4）。为保证系统正常启动与运行，V_VCC 必须始终高于 VCC 关断阈值 V_VCCoff = 7.2 V（§4.3.3）。图 4 标注：V_VCCBI = 9.1 V、V_VCCoffOP = 7.2 V、I_VCCop1 = 7.5 mA、I_VCCUVOFF = 30 µA、V_VACpeak、约 1.2 ms 内部引导时序。
IC 激活后即开启输入 Brown-in 保护监测（§4.3.4）：经内部采样电阻 R_M 测量 HV 脚电流（§4.2.2）。若 VCC 跌破 V_VCCBI 之前未检测到输入 Brown-in，启动单元测量单元保持使能，直至 VCC 跌到 V_VCCoff。图 5：R_HV = 100 kΩ〔译注：原文 “100kW”，W 即 Ω〕、I_HVBI = 1.15 mA、I_HVBO = 0.442 mA、V_VCCBI = 9.1 V、V_VCCon = 20.5 V、V_VCCoffx = 7.2 V / 9.6 V。
5.2 Brown-out 响应、突发供电与 Bang-bang 模式（§4.1.3~§4.1.5，图 6~10）
Brown-out 保护响应（§4.1.3）：Brown-out（§4.3.5）时 IC 停止栅驱动开关但保持活动；同时 VCC 关断阈值从 V_VCCoff 切换为 V_VCCoffBO = 9.6 V。该阈值高于 V_VCCoff，因此与采用 V_VCCoff 时相比，系统能更早重启。
突发模式期间的供电（§4.1.4，图 6/图 7）：进入安静突发模式后，IC 反复进入睡眠模式，电流消耗降至 I_VCCquBM2 = 460 µA。睡眠（暂停）状态的进入与退出，由内部比较器 C5/C6 根据 MFIO 反馈电压 V_MFIO 控制（图 6；原文引用 “Chapter 4.2.910” 系 4.2.9/4.2.10 连排笔误）。系统设计须保证 V_VCC 始终远高于 V_VCCoff（含突发关断相位）。图 7 标注：V_MFIOBMWK = 1.6 V、I_VCCquBM2 = 460 µA、突发 on/off 相位与 V_GD0 波形。
锁定/自动重启期间的 Bang-bang 模式（§4.1.5，图 8~10）：Bang-bang 模式使 IC 在锁定与自动重启运行期间无需外部 VCC 供电也能工作：按对应模式的开启阈值 V_VCCBBon 直接控制 HV 启动单元（图 8）。锁定模式下开启阈值 V_VCCBBon = 9 V；自动重启模式下另有一个周期为 500 ms 的待机定时器，周期性开启 HV 启动单元，使 VCC 始终维持在 Brown-in 阈值 V_VCCBI = 9.1 V 以上，重启时无需再走 VCC Brown-in 流程。由于自动重启间歇期电流消耗很低，启动单元实际上总是由 500 ms 定时器开启。
- 锁定运行（§4.1.5.1，图 9）：进入锁定模式（§4.3.2）后 IC 停止栅开关，VCC 电流消耗降至 I_VCCquLM = 150 µA；使能的 Bang-bang 模式把 VCC 保持在 V_VCCoff = 7.2 V 以上，维持 IC 存活。锁定模式的复位仅发生在 VCC 跌破 V_VCCoff 之后（图 9 示例为低 VAC 引起的复位；图注 I_VCCUVOFF = 30 µA）。
- 自动重启运行（§4.1.5.2，图 10）：进入自动重启（§4.3.1）后停止 GD0 开关，电流降至 I_VCCquAR = 160 µA，并激活周期 t_BBoffAR = 500 ms 的待机定时器周期性开启 HV 启动单元给 VCC 充电；VCC 超过关断阈值 V_VCCBBoff = 20.5 V 后启动单元关断。VCC 由此保持在 Brown-in 阈值以上，为 t_AR = 3 s 自动重启间歇之后的系统重启储备足够能量；之后还需经过附加时间 Δt = ε，栅驱动才以软启动序列激活。ε 取决于 VCC 电容充电时间（与 VCC 电容量及 HV 脚电压相关）。图 10 标注：I_VCCop1 = 7.5 mA、V_GD0H = 10.5 V。
6. 功能描述（§4.2）— 控制特性（图 11~30，式 1~10）
XDPS21071 提供表 2 所列特性辅助的峰值电流控制；图 11 为控制器特性简化框图（冷启动/BM 唤醒/自动重启、软启动控制、多模式控制、Vbulk 测量、传播延迟补偿、Vout 测量与 ZCD、OCP1/OCP2、启动请求发生器、FFR ZVS PWM 发生器）。表 2 控制特性→章节映射：辅助绕组反射电压检测与零交叉（§4.2.1）、经 HV 启动单元测 Vbulk（§4.2.2）、传播延迟补偿 PDC（§4.2.3）、软启动（§4.2.4）、CS 前沿消隐（§4.2.5）、CS 第二级过流尖峰消隐（§4.2.6）、栅驱动 GD0/GD1（§4.2.7）、多模式运行（§4.2.8）、突发模式 QBM（表 2 指向 §4.2.9〔译注：正文突发模式实际在 §4.2.10〕）、FFR（§4.2.12）、GPIO UART（§4.2.13）。
6.1 反射电压检测与基于输出电压的 Vcs 偏移（§4.2.1，图 12~16，式 1~4）
IC 经 ZCD 脚与外部电阻分压器测量变压器初级辅助绕组反射电压 V_Aux，V_Aux 携带次级侧输出电压 V_Out 信息（图 12：V_Bulk、vPri/vSec/vDrain、R_ZCDH/R_ZCDL 分压、ZVS 绕组 vZVS）；检测到的输出电压用于过压保护（§4.3.11）。图 13 给出标准 DCM 运行下的漏极电压、辅助电压与磁化电流波形（续流相位→振荡相位；V_Aux 正电平 = N_Aux/N_Sec × vSec，负电平 = N_Aux/N_Pri × V_Bulk；t_On、t_f、t_Osc、t_Off）。
经 ZCD 脚检测输出电压（§4.2.1.1，图 14/图 15）：输出电压在续流相位（free-wheeling phase）内的固定时刻采样。续流相位自栅驱动关断起，至次级退磁电流到零止；期间 IC 的 VCC 电容、输出级以及接在 ZVS 绕组上、用于引入强制谐振周期的附加 ZVS 电容（§4.2.12）均获得供电。VCC 电容充完后，辅助电压是次级侧电压的函数：
$$V_{AUX} = \frac{N_{AUX}}{N_{SEC}}\cdot V_{Sec} \tag{1}$$
图 14 为次级侧电压检测电路与等效网络。续流期间无电流钳位，ZCD 脚电压为：
$$V_{ZCDSEC}(V_{Sec}) = R_{ZCD}\cdot\frac{V_{AUX}}{R_{ZCDH}} \tag{2}$$
式中 R_ZCD 为 V_ZCDSEC(V_Sec) 的内部等效电阻，即 R_ZCDH 与 R_ZCDL 的并联。相关波形见图 15：初级栅关断后辅助电压从负电平转正，振铃相位后正电平 = 输出电压 + 次级二极管压降；次级二极管在线性区导通直至退磁电流很小（可用 R_DSonSec 描述，随 R_DSonSec·i_LSec(t) 下降），故辅助绕组反射电压近似恒定至次级电流到零。反射电压在振铃抑制时间结束时采样；测得电压 V_ZCDSEC 含输出电压电平与叠加偏移 ΔV_ZCDOFFSET（取决于次级整流方式与相关器件设计）。系统设计必须保证续流相位在振铃抑制时间 t_ZCDRS 之后才结束，否则影响检测精度。另有两个须计入设计的效应：VCC 与 ZVS 电容充电（须在 t_ZCDRS 结束前充完）、次级续流二极管/同步开关压降（该偏移须在 ZCD 分压比设计或内部过压阈值 V_ZCDOVP 的设定（§4.3.11）中计入）。图 15 标注采样时序：t_GD0offZC、t_f、t_Osc/4、t_ZCDRS、V_ZCDTHR、V_ZCDclp、V_ZCDVO(V_Out)。
振铃抑制时间（§4.2.1.2）：为防初级栅关断振铃引发错误 ZCD 事件，零交叉事件设有振铃抑制时间 t_ZCDRS = 1.9 µs，期间不考虑任何零交叉。
基于输出电压的 Vcs 偏移计算（§4.2.1.3，图 16）：为在不同输出电压下限制输出电流，在峰值电流指令中插入随输出电压线性缩放的 Vcs 偏移，并从频率律曲线映射出的电流指令中将其扣减。基于 ZCD 绕组正电压，偏移量与输出电压成反比（图 16）：V_zcd = V_zcd_zero_point 时偏移为零，V_zcd 最低时偏移最大；偏移电平取决于斜率 K_vcs_offset 与 V_zcd 起点：
$$V_{csoffset} = K_{vcs\_offset}\times\frac{V_{zcd}-V_{zcd\_zero\_point}}{65536} \tag{3}$$
式中所有数值均为十进制数字量。ZCD 脚检测电压先减去 1.2 V 偏置再送 ADC；ADC 输入范围 1.2~2.8 V，IC 忽略范围外的电压，ADC 值饱和于最小 0 / 最大 255。
原文数字示例：V_zcd_zero_point 取 1.41 V，其数字量 V_zcd_zero_point_dig = (1.41−1.2)×1.5/2.4×255 = 148〔译注：按式计算 ≈33.5，与 148 不符，见附注 3〕；取 K_vcsoffset = 28000。V_zcd = 1.2 V 时其数字量 V_zcd_dig = (1.2−1.2)×1.5/2.4×256 = 0，故 V_csoffset_dig = 28000×(0−79)/65536 = 34〔译注：按式为负值；按零点与被测值反向相减 28000×79/65536 ≈ 33.7 ≈ 34〕，对应模拟量 34/255×0.6 = 80 mV。已知变压器匝比与 ZCD 分压时可反推输出电压：
$$V_o = V_{zcd}\times\frac{N_{SEC}}{N_{AUX}}\times\frac{R_{zcdL}+R_{zcdH}}{R_{zcdL}} \tag{4}$$
示例（原文数值）：N_aux = 2、N_sec = 2、R_zcdH = 39 kΩ、R_zcdL = 5.6 kΩ（设变压器耦合为 1）：V_zcd = 1.41 V → V_o = 1.41×2/2×(39+5.6)/5.6 = 11.23 V；V_zcd = 1.2 V → V_o = 1.2×2/2×(39+5.6)/5.6 = 9.56 V。即输出高于 11.23 V 时无 Vcs 偏移补偿；低于 9.56 V 时补偿钳位在 80 mV。
6.2 Vbulk 测量与传播延迟补偿 PDC（§4.2.2/§4.2.3，图 17，式 5~8）
Vbulk 测量（§4.2.2）：V_Bulk 经接在母线电容节点的 HV 脚测量：IC 采样电流 I_HV 并用于三个功能——Brown-in 保护（§4.3.4）、Brown-out 保护（§4.3.5）、传播延迟补偿（§4.2.3）。这些功能中 I_HV 均代表母线电压。
传播延迟补偿（§4.2.3）：由于栅驱动关断存在传播延迟 t_PD，OCP1 比较器设定的 V_CSOCP1 并不直接对应电感峰值电流 I_LPk。无延迟时 I_LPk = R_CS⁻¹·V_CSOCP1；有延迟时电流会越过 OCP1 电平：
$$R_{CS}\cdot I_{LPk} = V_{CSOCP1} + V_{CSPD}(V_{Bulk}) \tag{5}$$
$$V_{CSPD}(V_{Bulk}) = \frac{R_{CS}}{L_{Pri}}\cdot t_{PD}\cdot V_{Bulk} \tag{6}$$
t_PD 含 CS 脚滤波电容与分流电阻—CS 脚之间串联电阻带来的延迟 t_CS。低母线时 CS 电压斜率小（图 17 左），过冲小；高母线时斜率与过冲大（图 17 右），为达到同样峰值电流须调低 OCP1 门限：
$$\frac{dV_{CS}}{dt} = \frac{R_{CS}\cdot V_{Bulk}}{L_p} \tag{7}$$
XDPS21071 测量代表 V_Bulk 的 HV 电流 I_HV，根据测得的母线电压调整 OCP1 门限，以补偿传播延迟过冲（HV 脚必须接 V_Bulk）。因此特性表中任何 CS 峰值参数 V_CSx 均按低线（LL）与高线（HL）两个用例给出（§6.5）：
- 低线用例（LL）：I_HVLL = 70 µA（对应 V_Bulk = 72 V、R_HV = 100 kΩ）；(dV_CS/dt)_LL = 96 mV/µs（对应 72 V、L_Pri = 220 µH、R_CS = 0.294 Ω）；
- 高线用例（HL）：I_HVHL = 370 µA（对应 V_Bulk = 372 V、R_HV = 100 kΩ）；(dV_CS/dt)_HL = 497 mV/µs（对应 372 V、220 µH、0.294 Ω）。
传播延迟补偿按线性方式在这两个角点间运行，任意 I_HV 下的典型 OCP1 阈值由下式给出：
$$\frac{V_{CSx}(I_{HV})-V_{CSxLL}}{I_{HV}-I_{HVLL}} = \frac{V_{CSxHL}-V_{CSxLL}}{I_{HVHL}-I_{HVLL}} \tag{8}$$
[译注] 按 R_HV = 100 kΩ 直算 HV 脚电流应为 0.72 mA（72 V）/3.72 mA（372 V），原文给的 70/370 µA 恰为其 1/10（疑为内部采样标定口径，原文未说明）；使用式(8)时 I_HVLL/I_HVHL 必须与 V_CSxLL/V_CSxHL 成套取用。
6.3 软启动、前沿消隐与第二级过流检测（§4.2.4~§4.2.6，图 18/图 19，式 9）
软启动（§4.2.4，图 18）：初始启动与自动重启周期均提供软启动：斜率由步进 ΔV_CSS = 2.5 mV、每步 t_Base1 = 52.14 µs 定义；峰值电流起始电平由参数 V_CSSS 决定。V_CS 爬升到最大电平 V_CSmax 后软启动最迟结束（图 18），总软启动时间：
$$t_{SSmax} = t_{Base1}\cdot\frac{V_{CSmax}-V_{CSSS}}{\Delta V_{CSS}} \tag{9}$$
爬升中的峰值电流限制由内部数字量决定，不依赖峰值电流限制过程中的传播延迟。当 MFIO 脚电压低于 2.42 V 时内部软启动结束，此后 CS 限制由 MFIO 反馈信号经频率律（§4.2.8.1）决定。
前沿消隐 LEB（§4.2.5，图 19）：OCP1 峰值电流控制路径集成数字前沿消隐滤波 t_CSLEB = 269 ns（§5），防止功率 MOSFET 开通前沿尖峰干扰限流过程（图 19）。LEB 仅作用于 OCP1 比较器（图 3，逐周期峰值电流限制），以保证峰值电流控制单调、不受前沿尖峰后振铃的影响。
CS 脚尖峰消隐与 OCP2（§4.2.6）：CS 脚另设 OCP2 比较器（图 3），用于检测危险电流电平——例如一个或多个变压器绕组短路、次级二极管短路时可能出现的电流（§5）。为避免误触发，OCP2 比较器输出路径设尖峰消隐时间 t_CSOCP2BL = 616.2 ns（§5），阈值 V_CSOCP2 = 0.8 V。
6.4 栅驱动输出 GD0 与 GD1（§4.2.7，图 20~22）
GD0 与 GD1 同型：GD0 控制反激变压器初级主电感上的主 MOSFET；GD1 控制 FFR 模式（§4.2.8），驱动接 ZVS 绕组的专用 MOSFET。输出级由接 VCC 的受控电流源 + 接 GND 的 MOSFET 开关构成（图 20/图 21）。GDx 峰值源电流 I_GDxHPKSRC = −118 mA〔译注：此为 GD1 数值，与表 18 一致；GD0 典型 −35 mA，可配置 I_GD0_drive = 31 mA〕；MOSFET 开关提供放电通路，灌电流能力 R_GDxLSNK ≤ 6.5 Ω。受控源电流与外部 MOSFET 的 C_GS、C_GD 共同决定开通上升斜率（图 22）；栅驱动状态控制保证充电后的输出电压钳位于 V_GDxH = 10.5 V。外部栅电阻 R_GDx 仅用于设定关断相位峰值灌电流与栅压下降斜率；开通行为主要由受控限流源 I_GDxHPKSRC 主导。设计 R_GDx 时还须考虑其后的最小负载电容（§9.1，由外部 MOSFET 的 C_GS 提供），以保证开通结束时 V_GDxH 电平平滑稳定地建立。图 22：开通相位斜率由 I_GDxHPKSRC 与 C_GS 决定，Miller 平台由 I_GDxHPKSRC、C_GD 与 V_D 决定，关断相位由 R_GDx、R_GDxLSNK、C_GS、C_GD 与 V_D 决定。
6.5 多模式运行与频率律（§4.2.8，图 23，表 3/表 4）
多模式运行由 MFIO 反馈电压信号控制，含两种模式（表 3）：BM 突发模式（§4.2.9 指引〔实际正文 §4.2.10〕）、FFR 强制频率谐振模式（BM 与 DCMx 运行期间，§4.2.12）。多模式运行取决于电感设计、开关频率、负载条件与母线电压 V_Bulk，以图 23 的频率方案与峰值电流关系表征：峰值电流限值 V_CSPK（纵轴）与频率限值均由 MFIO 输入信号设定；V_CSPK 按低线/高线用例给出（含 PDC）。进入突发模式（BM）的边界由设定点 D 决定：
- DCM1、DCM2、DCM3 运行时，峰值电流与开关频率直接由曲线 A-B-C-D 给出；
- DCM1：峰值电流随 V_MFIO 变化，开关频率固定；
- DCM2：峰值电流固定，开关频率随 V_MFIO 变化；
- DCM3：峰值电流随 V_MFIO 变化、开关频率固定，直至进入 CRM；CRM 周期起点取决于 V_Bulk；DCM3 频率可配置，最高频率 139.4 kHz；
- 多模式控制器选择运行模式（BM、DCM1、DCM2、DCM3+FFRZVS 或 CRM）。
CRM：DCM3 中当 V_Bulk 超过某较低电平、剩余关断时间不足以完全退磁时出现 CRM 周期——此时在既定开关周期结束前检测不到零交叉，IC 便等待退磁完成，直到出现第一个零交叉才允许开通。此时不再定频运行：频率降低，并在谷底开关。图 23 示例使用全部可能的模式相位（设定点 A、B、C、D）。设定点 A、B 的频率可在最低（突发）频率（如 30 kHz）到最高 139.4 kHz 间配置；B、C 点亦可配置（V_mfioC、V_mfioB、V_cs_C 可配置），以针对不同频率/峰值电流组合优化中轻载效率。
特殊频率钳位：当母线电压高于 V_bulk_high = 200 V 且 ZCD 脚电压低于 V_zcd_low = 1.30 V 时，频率钳位到 f_clamp（按系统设计可配置，默认 105 kHz）；当母线低于 200 V 且 ZCD 脚电压高于 1.47 V 时解除钳位。通过降频保持 DCM，可降低高线开关损耗、提升效率。
频率律设定（§4.2.8.1，表 4）：XDPS21071（基于 FW REV 1.0〔译注：原句缺词〕）的频率律由设定点 A、B、C、D 定义：
| 设定点 | 含义 | 参数（FW REV 1.0 默认） |
|---|---|---|
| A | 固定频率下的最大电流角点 | V_MFIOmax = 2.42 V；f_SWmax = 139.4 kHz；V_CSmaxLL = 594 mV；V_CSmaxHL = 392 mV |
| B | DCM3/DCM2 边界（频率折返） | V_MFIOB = 1.82 V；f_SWB = 140 kHz；V_CSBLL = 443 mV；V_CSBHL = 366 mV |
| C | DCM2/DCM1 边界（定频+峰值电流折减） | V_MFIOC = 1.01 V；f_SWC = 24.9 kHz；V_CSCLL = 443 mV；V_CSCHL = 366 mV |
| D | 最小频率设定点 | V_MFIOD = 0.408 V；f_SWmin = 24.9 kHz；V_CSminLL = 92 mV；V_CSminHL = 15 mV |
6.6 频率抖动与突发模式（§4.2.9~§4.2.11，图 24~27，表 5）
频率抖动（§4.2.9，图 24/图 25，表 5）：为改善 EMI，重载（开关频率 = f_SWmax）时启用频率抖动。频率幅度与频率周期均随时间抖动（图 24/图 25）。默认抖动幅度为 f_SWmax 的 ±3.125%，抖动周期 3.2 ms。图 24：采样点数 256（2^N）；图 25：A_jitter_Max/8 点步进、32 点 × 100 µs = 3200 µs。抖动参数：A_Jitter_percent_val 物理值 3.125% / 数字值 5；A_Jitter_period_val 物理值 3.2 ms / 数字值 3。
突发模式运行（§4.2.10，图 26/图 27）：轻载进入突发模式（BM）以优化效率与总功耗。BM 含三个阶段：进入（§4.2.10.1）、运行（§4.2.10.2）、退出（§4.2.11）。控制基于图 26 框图（比较器 C3 退出 / C5 唤醒 / C6 暂停 / C7 进入，BM 两点调节，电源管理与频率律交互）与图 27 信号总览（I_OUT/V_OUT、t_MFIOBMWK 唤醒、V_MFIOBMEX/BMWK/BMPA/BMEN、突发 on/off 相位、V_CSmin/V_CSBSP4/V_CSBMEX）。
- 进入（§4.2.10.1）：频率律以设定点 D（§4.2.8.1）定义的最小可传输功率为下限；负载减小 → MFIO 电压下降，低于进入阈值 V_MFIOBMEN 即进入 BM，启动突发关断（pause）相位，电流降至 I_VCCquBM2；此后由两点调节器根据 MFIO 电压控制输出电压（§4.2.10.2）。因 MFIO 电压同时决定频率与电流指令（即功率），不同输出电压下效率不同——为此引入基于查找表（LUT）的突发进入，以实现极小的突发进入/退出迟滞：按与输出电压相关的 ZCD 检测电压选用不同 V_MFIO 判定突发进入能量——输出电压越小，进入能量越大（V_mfio 越大）。
- 运行（§4.2.10.2）：突发模式期间的两点调节器由比较器 C5/C6（图 26）与两阈值 V_MFIOBMWK/V_MFIOBMPA 构成，按 MFIO 反馈决定 burst-on/burst-off 相位；此时的误差信号与输出电压交流纹波（反相）的波形形状相对应（图 27）：唤醒阈值 V_MFIOBMWK 对应输出电压纹波谷点、暂停阈值 V_MFIOBMPA 对应纹波峰点。MFIO 超过 V_MFIOBMWK 即唤醒，经 t_MFIOBMWK = 26.6 µs 后启动突发序列的第一个栅脉冲。burst-on 相位内的开关周期是预定义的、不随 MFIO 电压变化：全部突发脉冲同频 f_SWBSPx，而 V_CSBSPx 逐脉冲递变（表 17）；其后所有脉冲的 V_CS 峰值与第 4 脉冲 V_CSBSP4 相同。V_CS 峰值与设定频率 f_SWBSP4 共同决定安静突发模式下受限的最大可传输功率；负载超出该功率时 MFIO 电压上升，超过退出阈值 V_MFIOBMEX 后 IC 可退出突发模式（§4.2.11）。〔译注：表 17 中 V_CSBSP1~4 典型值实际同为 120 mV（LL）/43 mV（HL）。〕
- 退出（§4.2.11）：负载跳变超过突发退出功率电平时支持快速退出以限制输出电压跌落：负载骤增 → MFIO 电压上升，超过 V_MFIOBMEX 后即刻退出。退出后两点调节终止，下一脉冲由固定峰值电流设定 V_CSBMEX 决定，其后的脉冲由频率律（§4.2.8）按 V_MFIO 控制。
6.7 强制频率谐振 FFR 模式（§4.2.12，图 28~30，式 10）
XDPS21071 提供特殊的强制频率谐振（FFR）模式，显著降低 DCM 运行的开关损耗；>10 MHz 高频段传导 EMI、尤其辐射 EMI 大幅降低，支持高速优化的超结（super junction）MOSFET。其思想是：在反激变压器退磁结束后的自激振荡周期内，只在受控的最低漏极电压电平开通主功率 MOSFET。该自激振荡周期由一个附加栅驱动脉冲引入——该脉冲在自行确定的时刻向变压器注入确定的负磁化；负磁化电流电平可配置（§5）。
与仅在退磁后谷底开通的准谐振（QR）相比，FFR 完全掌控开关频率与漏极电压下摆电平：低线高频设计不再牺牲高线效率与 EMI；负载降低时频率可折返至最低频率且不出现任何硬开关周期（§4.2.8.1）。图 28 给出 FFR 所需应用信号（主管 Q0、ZVS 管 Q1、ZVS 绕组 vZVS、GD1/GD0/HV）；GD1 驱动 Q1 发起自控 ZVS 周期；HV 脚提供 V_Bulk 测量以适配 ZVS 脉冲时序。ZCD 脚提供零交叉检测，使能主栅驱动脉冲的生成；ZVS 栅可在可配置的线电压下使能，迟滞为 20 Vdc。
图 29 为 FFR 信号波形与时序：GD1 在 t1~t2 时间帧注入 ZVS 脉冲，随后 t2~t3 为死区 t_ZVSdead，直至 GD0 开通主管。死区的设计应使 GD0 在漏极电压振荡最小点开通（对应变压器磁化接近零）。GD0 的强制频率运行由直接控制开关周期 t_SWperiod 实现；GD1 在检测到零交叉后，经延迟 t_ZVSdelay 提前开通。
ZVS 脉冲长度与 ZVS 电容充电电压决定注入负磁化量：负磁化越大 → 漏极下摆越低 → 主管开关损耗与高频 EMI 进一步优化；但 ZVS 脉冲本身伴随附加损耗，须加以折中，使效率增益与 EMI 改善最大化。不同主管可选不同漏极开通电平（主要取决于其输出电容 C_oss 的强非线性）；所需负磁化电流随主管输出电容与变压器寄生耦合电容增大而增大，故 ZVS 脉冲设计强烈依赖系统设计。默认参数按 45 W USB PD 适配器优化。
ZVS 脉冲长度 t_GD1on 依赖 V_Bulk：随 V_Bulk 增大须加长 t_GD1on，以在全 VAC 输入范围保持同样低的漏极开通电平；ZVS 死区固定 t_ZVSdead = 220 ns（§5.2）。默认 t_GD1on–V_Bulk 关系由下式决定：
$$t_{GD1on} = \left(BULK\_VOLTAGE(V)\cdot\frac{K_{zvsonfactor}\;ns}{65536\;V}\right)\times 15.15\,ns + 31.6\,ns \tag{10}$$
[译注] 式(10) 原文分式排印有歧义；按图 30 验证：K_zvsonfactor = 3200 时斜率 = 3200/65536×15.15 ≈ 0.74 ns/V，370 V → ≈305 ns、70 V → ≈83 ns，与图 30 曲线吻合。
参数 BULK_VOLTAGE(V) 由 HV 脚实测电流 I_HV 经外部电阻 R_HV = 102 kΩ 计算〔译注：§4.2.3/图 5 为 100 kΩ〕。图 30 给出默认 K_zvsonfactor = 3200 下受控 ZVS 脉冲长度 t_GD1on 与 V_Bulk 的关系曲线（“ZVS ontime Vs Bulk voltage”，纵轴 t_Gd1on 0~350 ns、横轴 Vbulk 70~370 V）。
6.8 GPIO 脚的 UART 功能（§4.2.13）
GPIO 脚提供 UART 数字 IO 接口，支持对已定义参数与硬件设置的配置（§5.2）。UART 功能通常保持使能直至达到 VCC Brown-in（§4.1.2），之后禁用。此外，在 VCC Brown-in 之前发送相应软命令，可使 UART 在正常运行期间保持使能——支持“在线（on the fly）”配置与运行中参数更改。
7. 功能描述（§4.3）— 保护特性（表 6/表 7，§4.3.1~§4.3.13 全译）
表 6 给出保护特性及对应故障反应；实现两种保护模式（自动重启、锁定）与硬件复位（VCC 欠压锁定复位 IC）。注：除 UVOFF 外所有保护特性仅在正常运行时适用；睡眠相位（突发或保护模式）中既不进行引脚电压测量，温度传感器也不动作。
| 保护特性 | 符号 | 反应 | 章节 |
|---|---|---|---|
| VCC 欠压锁定（Under-Voltage lockout） | UVOFF | 停用 IC | §4.3.3 |
| Brown-in 保护（Brown-in 条件未满足时） | BIP | 禁止开关 | §4.3.4 |
| Brown-out 保护 | BOP | 停止开关 | §4.3.5 |
| 一级过流保护（Over-Current Protection level 1） | OCP1 | 逐周期（CbC）限流 | §4.3.6 |
| 二级过流保护（level 2） | OCP2 | 自动重启 | §4.3.7 |
| CS 脚高输入（> 200 µs） | CShigh | 自动重启 | §4.3.8 |
| MFIO 脚高（MFIOH） | MFIOH | 自动重启 | §4.3.9 |
| 内部过温保护（IntOTP） | IntOTP | 自动重启 | §4.3.10 |
| 初级侧输出过压保护（VoutOVP） | VoutOVP | 自动重启/锁定模式 | §4.3.11 |
| 过载保护（Over load protection） | OLP | 自动重启 | §4.3.12 |
| CS 脚短路保护（CSP） | CSP | 自动重启 | §4.3.13 |
- 自动重启模式 ARM（§4.3.1）：进入该模式后，IC 停止 GD0 栅开关并转入待机模式，电流消耗降至 I_VCCquAR = 160 µA。自动重启关断时间 t_AR = 3 s 后，待 VCC 电容充至开启阈值，IC 以软启动恢复运行。间歇期 HV 启动单元以 Bang-bang 模式运行（§4.1.5.2）维持高电平 VCC，保证系统重启能量。
- 锁定模式 LM（§4.3.2）：进入后 GD0 停止开关，待机电流降至 I_VCCquLM = 150 µA。锁定期间 HV 启动单元以 Bang-bang 模式维持 IC 存活并保持锁定；V_VCC 波动范围比自动重启模式更宽（§4.1.5.1）。
- VCC 欠压锁定 UVOFF（§4.3.3）：UVLO 保证 IC 根据供电电压 V_VCC 明确地启用或停用。开启阈值 V_VCCon = 20.5 V；停用阈值两个：正常运行/自动重启间歇期 V_VCCoff = 7.2 V；检出 Brown-out 后 V_VCCoffBO = 9.6 V。更高的关断阈值使 IC 更早停用、VCC 更早充电，从而支持系统更早地重新启动。VCC 开/关阈值均带尖峰消隐 t_VCCon 与 t_VCCoff。
- Brown-in 保护 BIP（§4.3.4）：初始上电或自动重启时，HV 脚与 VCC 脚的 Brown-in 条件均须满足才能开始软启动。控制器经内部采样电阻 R_M 测 HV 脚电流（图 3）：I_HV 超过 I_HVBI = 1.15 mA 即满足输入 Brown-in；V_VCC 高于阈值即满足 VCC Brown-in〔译注：原文此处写 “V_VCCBI = 15 V”，与图 3/图 4 及表 12（typ 9.1 V）不一致，以表 12 为准〕。Brown-in 检测无消隐时间。任一条件不满足时 IC 保持活动但不开关，VCC 随之下降；跌破 V_VCCoff = 7.2 V 后 IC 停用，启动单元自动开启给 VCC 充电。
- Brown-out 保护 BOP（§4.3.5）：防止 IC 在过低线电压下运行（应用中 RMS 电流应力过高）。检测同样经 HV 脚：实测 I_HV 与阈值 I_HVBO = 0.443 mA 比较，母线欠压持续一定消隐时间即触发：正常运行 t_HVBO = 1.09 ms、软启动相位 t_HVBOSS = 5.27 ms。进入后 IC 停止开关但仍活动，VCC 关断阈值升至 V_VCCoffBO = 9.6 V；VCC 跌破后 HV 启动单元开启充电（§4.1.3）。
- 一级过流保护 OCP1（§4.3.6）：经 OCP1 比较器逐周期峰值电流控制实现（图 3）；前沿消隐（§4.2.5）防前沿尖峰误关断功率 MOSFET；V_CS 最大峰值设定经传播延迟补偿（§4.2.3）实现与输入电压无关的限流。最高峰值设定 V_CSmaxLL(max) = 594 mV（低线）决定反激变压器的最大饱和电流。
- 二级过流保护 OCP2（§4.3.7）：用于应对变压器绕组短路、次级整流二极管短路等临界故障——此时电流斜率极陡，逐周期 OCP1 因峰值控制的传播延迟无法有效限制电感电流。若 V_CS 超过阈值 V_CSOCP2 = 0.8 V 并持续超过 t_CSOCP2BL = 616.2 ns（正常运行）或 1.001 µs（启动运行），即进入自动重启模式（§4.3.1），避免反激变换器过热。
- CS 脚高输入 CShigh（§4.3.8）：CS 脚可复用为高电平输入信号检测（如带温度检测电路与基准电压的外部过温），触发自动重启（§4.3.1）：CS 脚保持高电平 10 ms〔译注：表 6 写 “> 200 µs”，两处不一致，无特性表可仲裁，验证时建议按 200 µs 考核〕即触发。触发阈值 0.5 V~0.8 V。变压器绕组短路时 V_CS 迅速超过 V_CSOCP2，IC 停止栅驱动并在 OCP2 消隐时间 t_CSOCP2BL 后进入自动重启。
- MFIO 脚高 MFIOH（§4.3.9）：多种异常都会把 MFIO 拉高：反馈环路开环、过载等。开环保护由数字比较器 C2（图 3）实现：MFIO 电压超过 V_MFIOH = 2.41 V 触发定时器，超过 t_MFIOH = 31.3 ms 进入自动重启（§4.3.1）。主要用于开环与启动保护——启动期间输出未达设定点，MFIO 电压始终为高电平。
- 内部过温检测 IntOTP（§4.3.10）：内部温度超过 T_JOTP = 130 °C 且持续超过消隐时间 t_JOTP = 10.5 ms，检出内部过温，IC 进入自动重启（§4.3.1）；温度自 T_JOTP 下降 20 °C 后恢复正常运行。
- 初级侧输出过压保护 VoutOVP（§4.3.11）：经 ZCD 脚实现初级侧输出过压检测：退磁相位采样反射输出电压（§4.2.1.1）。每开关周期比较实测输出电压 V_ZCDVO 与输出过压阈值 V_ZCDOVP = 2.75 V；比较所用的退磁相位可以是同一开关周期的，也可以是更早周期的。为避免误检设消隐滤波——对称计数器：V_ZCDVO < V_ZCDOVP 的每次比较使计数递减（不低于零），V_ZCDVO ≥ V_ZCDOVP 的每次比较使计数递增；计数增至 N_ZCDOVP+1 即进入自动重启（§4.3.1）。该保护模式为可配置参数，可经 .dp Vision 改为锁定模式（§4.3.2）。
- 过载功率保护 OLP（§4.3.12，表 7）：经集成最大峰值电流限制 + 过载定时器（OLPT）实现；检出 OLP 后进入自动重启（§4.3.1）。XDPS21071 为电流模式控制，OCP1 查找表（LUT）值已计入不同线电压与运行模式下的传播延迟；OCP1 LUT 值命中时 OLP 定时器递增计数，未命中时递减计数；定时器达到预定义时间即进入 AR。可通过为 OLP 与开环保护设定不同的定时器加以区分：如上电期间 V_mfio 在电压建立前始终为高，用不同定时器即可分别控制开环保护与过载保护。表 7（LOLP：保护电平 0.594 V @ 80 VDC / 0.392 V @ 376 VDC；数字值 255 @ 80 VDC / 202 @ 376 VDC；消隐时间 31.3 ms）〔译注：表 7 高线电平对应 376 VDC，与 §4.2.3 高线用例 372 V 口径略有出入〕。
- CS 脚短路保护 CSP（§4.3.13）：首次上电时 IC 连续检查三个脉冲：若脉冲宽度超过 1.5 µs，即进入自动重启模式。〔译注：原文 “fisrt” 为 first 笔误。〕
8. 配置（§5，表 8）
本章概述可经 GPIO 脚 UART 接口配置的参数与功能，并描述配置流程；映射总览给出数据手册参数与固件符号的对应关系，并列出已配置固件参数与系统参数间关系的方程。以下默认参数设置对应固件版本 REV 1.4〔译注：与文档头 “Based on FW: REV 1.0” 口径不一致，配置时以实际烧录固件为准〕。
.dp Vision 配置总览（§5.1）：英飞凌图形界面（GUI）.dp Vision 经隔离 USB 接口板 .dp Interface Gen2 连接 XDPS21071；Gen2 经 VCC 供电、经 GPIO/UART 脚的 UART 接口通信。通用 UART 接口即使无交互式 GUI 工具也能与 IC 通信——便于量产配置。项目开发时 .dp Vision 引导设计者完成参数配置；详见英飞凌《.dp Vision User Manual》。
可配置参数与功能（§5.2）：参数分两类：可配置（configurable）与固定（fixed）。可配置参数允许更改；固定参数不建议更改。以下默认值已在 45 W HD 适配器演示板上验证；参数为典型值，min/max 容差见 §6.5 特性表。〔译注：默认值后缀 “d” 表示十进制数字量。〕
| 功能 | 参数 | 默认值 | 说明 |
|---|---|---|---|
| 传播延迟补偿（峰值电流控制） | PDC_FACTOR | 13000d | 传播延迟补偿系数 |
| 同上 | PDC_OFFSET | 0d | 传播延迟补偿偏移 |
| 前沿消隐（LEB） | tCSLEB | 269 ns | CS 脚消隐滤波，防 GD0 开通前沿尖峰误关断 GD0（§4.2.5） |
| ZVS 死区时间 | tZVSdead | 220 ns | GD1 ZVS 脉冲结束与 GD0 开始之间的死区（原表指向 §4.2.11，实际对应 §4.2.12） |
| ZVS 脉冲长度系数 | kZVSonfactor | 3200 | ZVS 脉冲长度系数 |
| 栅驱动能力 | I_GD0_drive | 31 mA | 栅驱动 0 的源电流（§4.2.7） |
| 保护 | TJOTP | 130 °C | 内部过温检测电平（§4.3.10） |
| 保护 | tocp2 | 600 ns | Vcs 信号 OCP2 消隐时间 |
| 保护 | tpeakpower | 30 ms | 过载保护消隐时间 |
| 保护 | En_OLP | Enabled | 使能/禁止过载保护 |
| 保护 | Response_OVP | Autorestart | OVP 保护模式，可配置 AR 或 Latch（原表指向 §4.1.5） |
| 突发模式参数 | Vcs_bst | 0.128 V | 突发模式限流 |
| 突发模式参数 | Freq_bst | 50.0 kHz | 突发模式频率 |
| 突发模式参数 | V_bst_pause | 1.35 V | 突发运行 on 相位 MFIO 暂停阈值（§4.2.10） |
| 突发模式参数 | V_bst_exit | 2.00 V | MFIO 脚突发退出电压 |
| 突发模式参数 | T_reentry_bst | 5 ms | 重新进入突发模式的最小时间 |
| 频率律设定 | Fsw_A | 140 kHz | A 点频率设定（§4.2.8） |
| 频率律设定 | Vmfio_C | 1.00 V | MFIO 脚角点 C 电压 |
| 频率律设定 | Vmifo_B〔原文如此，应为 Vmfio_B〕 | 1.80 V | MFIO 脚角点 B 电压 |
| 频率律设定 | Vcs_BC | 0.45 V | B~C 点间电流检测限值 |
| 频率律设定 | fclamp | 105 kHz | Vin > 200 V、Vzcd < 1.28 V 时的频率钳位 |
| 自适应 Vcs offset | K_Vcs_offset | 28000 | 补偿曲线梯度 |
| 自适应 Vcs offset | Vcs_offset_Vzcdzeropoint | 79 | 无 Vcs offset 的 ZCD 电压电平（数字量）（§4.2.1.3） |
| 自适应 Vcs offset | En_Vcs_offset | Enabled | 使能/禁止 Vcs_offset 补偿 |
9. 电气特性（§6）
所有信号以 GND 脚为参考。只要不违反其他额定值，电压电平即为有效。注意：限值可能随测试工程结果而变更。 定义（§6.1，图 31）：图 31 定义本数据手册电压/电流参数的方向约定（流入 DUT 引脚的 +I/+V 为正）。「绝对最大额定值」之下数值不得超过；「工作条件」中的数值，若该参数另有明确 AMR 则可以超出，但器件相关功能不保证。
9.1 绝对最大额定值（§6.2，表 9 全表）
超过下列数值的应力可能造成器件永久损坏；在绝对最大额定值条件下暴露一定时间可能影响器件可靠性。最大额定值为绝对极限，超过任一数值都可能造成不可逆损坏。
| 参数 | 符号 | Min | Max | 单位 | 备注 |
|---|---|---|---|---|---|
| VCC 脚电压 | V_VCC | −0.5 | 26 | V | ³) |
| GD0 脚电压 | V_GD0 | −0.5 | V_VCC+0.3 | V | 内部钳位至 V_GD0H |
| GD0 脚平均电流 | |I_GD0|_AVG | — | 20 | mA | 1 ms 内绝对平均 ¹) |
| GD0 脚 RMS 电流 | I_GD0RMS | — | 100 | mA | 20 µs 内 RMS ²) |
| GD1 脚电压 | V_GD1 | −0.5 | V_VCC+0.3 | V | 内部钳位至 V_GD1H |
| HV 脚电压 | V_HV | −0.5 | 600 | V | ³) |
| HV 脚电流 | I_HV | — | 10 | mA | — |
| ZCD 脚电压 | V_ZCD | −0.5 | 3.6 | V | ³) |
| ZCD 最大负瞬态输入电压 | −V_ZCD_TR | — | 2.0 | V | ⁴) <500 ns |
| CS 脚电压 | V_CS | −0.5 | 3.6 | V | ³) |
| CS 最大负瞬态输入电压 | −V_CS_TR | — | 3 | V | ⁴) <500 ns |
| ZCD 与 CS 最大瞬态输入钳位电流 | −I_CLN_TR | — | 6 | mA | ⁴) <500 ns |
| ZCD/CS 最大持续输入钳位电流 | −I_CLN_DC_ZCD / −I_CLN_DC_CS | — | 3.5 / 2.5 | mA | — |
| MFIO 脚电压 | V_MFIO | −0.5 | 3.6 | V | ³) |
| GPIO 脚电压 | V_GPIO | −0.5 | 3.6 | V | ³) |
| 结温 | T_J | −40 | 125 | °C | — |
| 存储温度 | T_S | −55 | 150 | °C | — |
| 最大耗散功率 | P_TOT | — | 0.46 | W | T_A = 60 °C、T_J = 125 °C、R_thJA = 141 K/W |
| 焊接温度 | T_Sold | — | 260 | °C | 波峰焊 ⁵) |
| ESD 能力（HBM / CDM） | V_HBM / V_CDM | — | 2 kV / 500 V | — | ⁶) / ⁷) |
| 闩锁能力 | I_LU | — | 150 | mA | ⁸) |
注：1) 与电迁移相关；2) 与小占空比下的热加热相关；3) 作为 DC 值持续施加；4) 负电压范围须满足钳位电流限制；5) 按 JESD22-A111A；6) 按 ANSI/ESDA/JEDEC JS-001-2012；7) 按 JESD22-C101F；8) 按 JESD78D，85 °C（Class II）温度。
9.2 封装特性 / 热特性（§6.3，表 10）
| 参数 | 符号 | Min | Max | 单位 | 备注 |
|---|---|---|---|---|---|
| 结到环境热阻（JEDEC 1s0p 板） | R_thJA1 | — | 141 | K/W | ¹) |
| 结到环境热阻（JEDEC 2s2p 板） | R_thJA2 | — | 81 | K/W | ¹) |
| HV 与 GND 相关脚间爬电距离 | D_CR | 3.3 | — | mm | — |
注 1)：IC 脚印与 PCB 走线 35 µm 铜，T_A = 85 °C，180 mW 功耗。
9.3 工作范围（§6.4，表 11）
表 11 为 §6.5 电气特性有效的工作范围。
| 参数 | 符号 | Min | Max | 单位 | 备注 |
|---|---|---|---|---|---|
| 结温 | T_J | −25 | 125 | °C | — |
| VCC 脚电压 | V_VCC | V_VCCoff | V_VCCon | V | ⁴) |
| HV 脚电压 | V_HV | −0.3 | 600 | V | — |
| 流入 HV 脚电流 | I_HV | — | 5 | mA | 受外部 R_HV 限制 |
| ZCD 脚电压 | V_ZCD | −0.3 | 3.3 | V | 低于 0 V 须满足负向最大钳位电流 I_ZCD |
| 流入 ZCD 脚电流 | I_ZCD | −1.5 | — | mA | — |
| CS 脚电压 | V_CS | −0.3 | 3.3 | V | — |
| 流入 CS 脚电流 | I_CS | −10 | 0.1 | mA | — |
| MFIO 脚电压 | V_MFIO | −0.3 | 3.3 | V | — |
| GPIO 脚电压 | V_GPIO | −0.3 | 3.3 | V | — |
| GD0 脚电压 | V_GD0 | −0.3 | V_VCC+0.3 | V | 内部钳位于 V_GD0H |
| GD1 脚电压 | V_GD1 | −0.3 | V_VCC+0.3 | V | 内部钳位于 V_GD1H |
| GDx 脚最小必需容性负载 | C_GDxload | 1.5 | — | nF | R_GDxload = 10 Ω 与 C_GDxload 串联 ¹) ²) |
| GDx 脚低电平输出反向电流 | −I_GDxLREV | — | 100 | mA | ³) 适用于 V_GDx < 0 V 且驱动器低电平 |
注：1) 产线测试不测；2) 见图（原文写 “Chapter 8.1”，实际为 §9.1 图 36）；3) 设计保证；4) 实际应用设计中，施加的 VCC 电压须低于 19 V（V_VCCon 最小值）〔原文 “nees” 为 needs 笔误〕。
9.4 特性（§6.5，表 12~20 全表）
电气特性覆盖规定供电电压与结温范围 T_J = −25~125 °C 内的数值分布；typ 为 T_J = 25 °C 对应中位值；所有电压以 GND 为参考，除非另有说明，假定 V_VCC = 14 V。分组：VCC 脚电源（表 12）、HV 脚（表 13）、ZCD 脚（表 14）、MFIO 脚（表 15）、GPIO 脚（表 16）、CS 脚（表 17）、GDx 脚（表 18）、IC 控制特性（表 19）、IC 保护特性（表 20）。
表 12 VCC 脚电源（¹) 产线不测；²) 电流值为外部灌电流 I_MFIO 与 IC 静态电流 I_VCCquBM1 之和；³) 见第 5 章配置）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| VCC UVOFF 电流 | I_VCCUVOFF | — | 30 | 50 | µA | V_VCC < V_VCCon(min) − 0.3 V |
| VCC 工作电流 | I_VCCop1 | — | 7.5 | 8.7 | mA | ¹) 正常运行，GDx 栅驱动输出低，GPIO 开路，I_MFIO = −280 µA |
| VCC 工作电流（温度变体） | I_VCCop2/3/4 | — | — | 8.4 / 8.2 / 8.0 | mA | ¹) 同 I_VCCop1，T_J = 110 / 100 / 85 °C |
| VCC 工作电流（带载） | I_VCCop5 | — | 11 | — | mA | ¹) C_load = 2 nF，f_SWGDx = 83 kHz，I_MFIO = −280 µA，T_J = 25 °C |
| 锁定模式 VCC 平均静态电流 | I_VCCquLM | 0.080 | 0.150 | 0.300 | mA | V_VCC = 8 V，锁定模式，MFIO/GPIO 开路 |
| 自动重启睡眠相位 VCC 平均静态电流 | I_VCCquAR | — | 0.160 | 0.310 | mA | V_VCC = 7 V，自动重启睡眠相位，MFIO/GPIO 开路 |
| 安静突发睡眠相位 VCC 静态电流 | I_VCCquBM1 | — | 0.18 | 1.2 | mA | 已进入突发模式，MFIO/GPIO 开路 |
| 同上（带灌电流） | I_VCCquBM2 | — | 0.46 | 1.5 | mA | ¹) ²) 已进入突发模式，I_MFIO = −280 µA，GPIO 开路 |
| 同上（温度变体） | I_VCCquBM3/4/5 | — | — | 1.2 / 1.0 / 0.8 | mA | ¹) 同 I_VCCquBM2，T_J = 110 / 100 / 85 °C |
| VCC 开启阈值 | V_VCCon | 19 | 20.5 | 21.5 | V | dV_VCC/dt = 0.2 V/ms |
| VCC 关断阈值 | V_VCCoff | 6.84 | 7.2 | 7.56 | V | 正常运行、IC 锁定与自动重启间歇期 |
| VCC 关断阈值（Brown-out 后） | V_VCCoffBO | 9.12 | 9.6 | 10.08 | V | 检出 Brown-out 之后 |
| 正常运行 VCC 开/关迟滞 | V_VCChysOP | — | 13.3 | — | V | ¹) |
| VCC 关断消隐时间 | t_VCCoff | 550 | — | — | ns | ¹) 1 V 过驱动 |
| VCC 开启延迟 | t_VCCon | — | — | 2 | µs | ¹) |
| 保护模式 HV 启动单元开启 VCC 阈值 | V_VCCBBon | 8.5 | 9 | 9.5 | V | ¹) 自动重启与锁定模式的 Bang-bang 模式 |
| 启动单元开启消隐时间 | t_VCCBBon | 0.6 | — | 2.2 | µs | ¹) 1 V 过驱动，Bang-bang 模式 |
| 启动单元关断 VCC 阈值 | V_VCCBBoff | 19 | 20.5 | 21.5 | V | 自动重启与锁定模式 |
| 启动单元关断消隐时间 | t_VCCBBoff | 0.7 | — | 2.4 | µs | ¹) 1 V 过驱动，Bang-bang 模式 |
| VCC Brown-in 阈值 | V_VCCBI | 8.4 | 9.1 | 9.7 | V | ¹) ³) |
表 13 HV 脚（¹) 产线不测；²) 见第 5 章配置；³) min/max 基于主时钟周期 t_MCLK 限值（表 19）；⁴) 应用中最大峰值充电电流受 HV 脚外部电阻限制）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| Brown-in 阈值 | I_HVBI | 1.10 | 1.156 | 1.21 | mA | ¹) ²) 无消隐 |
| Brown-out 阈值 | I_HVBO | 0.420 | 0.443 | 0.465 | mA | 带消隐 t_HVBO |
| Brown-out 消隐时间（正常负载 / 软启动期） | t_HVBO / t_HVBOSS | 0.99 / 4.95 | 1.09 / 5.27 | 1.21 / 5.59 | ms | ¹) ²) ³) 正常负载；¹) ²) 软启动期 |
| HV 峰值 VCC 充电电流能力 | I_HVchargeVCC | 2.4 | 5 | 10 | mA | ⁴) V_VCC = 1 V，V_HV = 30 V |
| HV 脚漏电流 | I_HVLK | — | — | 10 | µA | V_HV = 600 V，HV 启动单元禁用 |
| 特殊频率钳位母线电压阈值 | V_bulk_high | — | 200 | — | V | ¹) |
表 14 ZCD 脚（¹) 产线不测；²) 见第 5 章配置）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 输入漏电流（无下拉器件） | I_ZCDLK | −10 / −1 | — | 10 / 1 | µA | V_ZCD = 0 V/3 V；第二行为 T_J = 85 °C ¹) |
| ZCD 电压阈值 | V_ZCDTHR | 20 | 35 | 55 | mV | — |
| ZCD 去抖时间 | t_ZCDPW | 150 | — | — | ns | ¹) 更短脉冲被忽略 |
| ZCD 零交叉比较器传播延迟 | t_ZCDP | 20 | 40 | 60 | ns | ¹) |
| ZCD 振铃抑制时间 | t_ZCDRS | 1.80 | 1.91 | 2.03 | µs | ¹) ²) |
| ZCD 负电压钳位 | −V_ZCDclp | 150 | 180 | 220 | mV | — |
| GD0 关断到首个零交叉的最小时间（保证 ZCD 采样建立） | t_GD0offZCMin | — | — | 3.33 | µs | ¹) |
| HV 模式 ZCD 输出过压阈值 | V_ZCDOVP | 2.72 | 2.75 | 2.79 | V | ¹) ²) t_GD0offZC ≥ t_GD0offZCMin |
| 输出过压检测 ZCD 去抖计数器阈值 | N_ZCDOVP | — | 2 | — | — | ¹) ²) t_GD0offZC ≥ t_GD0offZCMin |
| 开关频率特殊钳位 ZCD 阈值电压与迟滞 | V_zcd_low / 迟滞 | 1.272 / — | 1.296 / 0.177 | 1.320 / — | V | ¹) |
表 15 MFIO 脚（¹) 产线不测；²) 突发模式、自动重启与锁定模式运行期间；³) 见第 5 章配置）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 输入漏电流（上拉器件未激活） | I_MFIOLK | −10 / −1 | — | 10 / 1 | µA | V_MFIO = 0 V/3 V；第二行为 T_J = 85 °C ¹) |
| 开路输出电压 | V_MFIOOC | 3.0 | 3.3 / 3.2 | 3.6 / 3.4 | V | 正常模式 / 睡眠模式 ¹) ²) |
| 开环检测阈值 | V_MFIOH | 2.35 | 2.41 | 2.47 | V | ¹) ³) |
| 最大控制范围 | V_MFIOmax | — | 2.42 | — | V | ¹) ³) |
| 频率律设定点 B / C / D | V_MFIOB / C / D | 1.773 / 0.965 / 0.372 | 1.821 / 1.01 / 0.408 | 1.869 / 1.046 / 0.443 | V | ¹) ³) |
| 突发模式进入阈值（LUT 分档） | V_MFIOBMEN1/2/3 | 0.570 / 0.419 / 0.372 | 0.607 / 0.455 / 0.408 | 0.644 / 0.491 / 0.443 | V | ¹) ³) 分档条件：V_zcd < 1.723 V；1.723 ≤ V_zcd < 2.152 V；V_zcd ≥ 2.152 V |
| 内部上拉电阻 | R_MFIOPU | 8.8 | 11 | 13.2 | kΩ | ³) |
| 突发关断相位突发唤醒阈值 | V_MFIOBMWK | 1.47 | 1.60 | 1.73 | V | ¹) ³) |
| 突发唤醒最小输入脉宽 | t_MFIOBMWKPW | 300 | — | — | ns | ¹) 更短脉冲被抑制 |
| 突发唤醒到首个突发序列脉冲的时间 | t_MFIOBMWK | — | 26.6 | 32 | µs | ¹) dV_MFIO/dt = 100 mV/µs |
| 突发开启相位突发关断进入阈值 | V_MFIOBMPA | 1.322 | 1.366 | 1.410 | V | ¹) ³) |
| BM 退出阈值 | V_MFIOBMEX | 1.970 | 2.020 | 2.070 | V | ¹) ³) |
表 16 GPIO 脚（¹) 产线不测；²) 流出器件（DUT）的电流在符号栏以负号标注）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 输入漏电流（上拉器件未激活） | I_GPIOLK | −10 / −1 | — | 10 / 1 | µA | V_GPIO = 0 V/3 V；第二行为 T_J = 85 °C ¹) |
| 开路输出电压 | V_GPIOOC | 3.0 | 3.3 | 3.6 | V | — |
| 输入电容 | C_GPIOIN | — | — | 10 | pF | ¹) |
| 逻辑 “0” 阈值 | V_GPIOIL | — | — | 1.0 | V | — |
| 逻辑 “1” 阈值 | V_GPIOIH | 2.0 | — | — | V | — |
| 低电平输入上拉电流 | −I_GPIOLPU | 30 | — | 90 | µA | ²) 在 V_GPIOIL(max) 处 |
| 输出灌/源电流 | I_GPIOSNKOL / −I_GPIOSRCOH | — | — | 2 / 2 | mA | — |
| 输出上升/下降时间（0→1 / 1→0） | t_GPIORISE / t_GPIOFALL | — | — | 50 / 50 | ns | 20 pF 负载，推挽输出 |
表 17 CS 脚（¹) 产线不测；²) 见第 5 章配置；³) min/max 基于主时钟周期 t_MCLK 限值（表 19）；LL/HL = 低线/高线用例）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 输入漏电流（上拉器件未激活） | I_CSLK | −10 / −1 | — | 10 / 1 | µA | V_CS = 0 V/3 V；第二行为 T_J = 85 °C ¹) |
| CS OCP2 阈值 | V_CSOCP2 | 0.76 | 0.80 | 0.84 | V | — |
| CS OCP2 到 GD0 关断传播延迟 | t_CSGD0OCP2 | 125 | 155 | 190 | ns | ¹) dV_CS/dt = 100 V/µs，I_GD0 > 2 mA |
| CS OCP2 自动重启消隐时间 | t_CSOCP2BL | 498.8 / 810 | 616.2 / 1001 | 733.6 / 1192 | ns | 正常运行 / 启动期间 ¹) ²) ³) |
| CS OCP1 比较器最小脉宽 | t_CSOCP1PW | — | 35 | — | ns | ¹) 更短脉冲被抑制 |
| CS OCP1 到 GD0 关断传播延迟（LL / HL） | t_CSOCP1PDLL / HL | 180 / 120 | 260 / 185 | 345 / 250 | ns | ¹) 低线 / 高线用例，I_GD0 > 2 mA |
| CS OCP1 到 GD0 关断传播延迟 | t_CSOCP1PD | 100 | 130 | 165 | ns | ¹) dV_CS/dt = 100 V/µs |
| CS OCP1 阈值步进 | ΔV_CSOCP1 | — | 2.371 | — | mV | — |
| CS OCP1 阈值精度 | ΔV_CSOCP1THR | −25 | — | 25 | mV | ¹) |
| 前沿消隐时间 | t_CSLEB | 255 | 269 | 284 | ns | ¹) ²) ³) |
| CS OCP1 最大 CS 限值 | V_CSmaxLL / V_CSmaxHL | 560 / 325 | 594 / 392 | 631 / 456 | mV | ¹) ²) 低线 / 高线用例 |
| CS OCP1 最大 CS FASTOPP 限值容差 | ΔV_CSFASTOPPLL / HL | −50 / −60 | — | 50 / 60 | mV | ¹) 低线 / 高线用例 |
| 设定点 B 的 CS 限值 | V_CSBLL / V_CSBHL | 408 / 299 | 443 / 366 | 479 / 430 | mV | ¹) ²) 低线 / 高线用例 |
| 设定点 C 的 CS 限值 | V_CSCLL / V_CSCHL | 408 / 299 | 443 / 366 | 479 / 430 | mV | ¹) ²) 低线 / 高线用例 |
| 突发模式进入最小 CS 限值 | V_CSminLL / V_CSminHL | 57 / 0 | 92 / 15 | 128 / 79 | mV | ¹) ²) 低线 / 高线用例 |
| 突发序列第 1 脉冲 CS 限值 | V_CSBSP1LL / HL | — | 120 / 43 | — | mV | ¹) ²) 低线 / 高线用例 |
| 突发序列第 2 脉冲 CS 限值 | V_CSBSP2LL / HL | — | 120 / 43 | — | mV | ¹) ²) 低线 / 高线用例 |
| 突发序列第 3 脉冲 CS 限值 | V_CSBSP3LL / HL | — | 120 / 43 | — | mV | ¹) ²) 低线 / 高线用例 |
| 突发运行最大 CS 限值（第 4 及后续脉冲） | V_CSBSP4LL / HL | — | 120 / 43 | — | mV | ¹) ²) 低线 / 高线用例 |
| BM 退出后第 1 脉冲 CS 限值 | V_CSBMEXLL / HL | — | 92 / 15 | — | mV | ¹) ²) 低线 / 高线用例 |
| 初始软启动 CS 限值（不含 PDC） | V_CSSSLL / HL | 45 / 70 | — | 110 / 155 | mV | ¹) ²) 低线 / 高线用例 |
| 逐周期限制软启动步进 | ΔV_CSS | — | 2.5 | — | mV | ¹) ²) 每 t_VCSS 一步〔原文如此，应即 t_Base1〕 |
表 18 GDx 脚（¹) 产线不测；²) 流出器件（DUT）的电流以负号标注；³) 见第 5 章配置）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 低电平灌峰值电流 | I_GDxLPKSNK | 500 | — | — | mA | ¹) V_GDx = 4 V，C_Load = 2 nF |
| 低电平电阻 | R_GDxLSNK | — | — | 6.5 | Ω | — |
| GD1 / GD0 高电平峰值源电流 | −I_GD1HPKSRC / −I_GD0HPKSRC | 100 / 30 | 118 / 35 | 136 / 41 | mA | ²) ³) C_Load = 2 nF |
| 高电平输出电压 | V_GDxH | 9.97 | 10.5 | 11.03 | V | ³) I_GDx = −1 mA |
| 高电平轨到轨输出电压 | V_GDxHRR | V_VCC−0.5 | — | V_VCC | V | V_VCC < V_GDxH |
| APD 低电压（器件未供电或驱动器未使能时的主动下拉） | V_GDxAPD | — | — | 1.6 | V | I_GDx = 5 mA |
| 驱动器内部永久下拉电阻 | R_GDxPPD | 450 | 600 | 750 | kΩ | — |
表 19 IC 控制特性（¹) 产线不测；²) 主时钟周期为所有非待机时间测量的基准，各时间测量相对容差同 t_MCLK；³) 待机时钟为待机运行期间所有时间相关特性的基准；⁴) OTP 内容加载到内部 RAM 的阶段）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 内部基准电压 | V_REF | 2.397 | 2.428 | 2.459 | V | — |
| 时基 1 / 时基 2 | t_Base1 / t_Base2 | 49.50 / 99.0 | 52.1 / 104.28 | 54.78 / 109.56 | µs | ¹) |
| 主时钟周期 | t_MCLK | 15.0 | 15.8 | 16.6 | ns | ²) |
| 待机时钟周期 | t_STBCLK | 9.09 | 10.0 | 11.11 | µs | ³) |
| 最大软启动时间 | t_SSmax | 6.64 | 7.0 | 7.36 | ms | ¹) |
| IC 激活引导时序时间 | t_BootIC | — | 1.2 | — | ms | ¹) ⁴) V_VCC > V_VCCon |
| 最大频率运行 | f_SWmax | 132.6 | 139.4 | 146.9 | kHz | ¹) |
| 最小功率工作点开关频率设定 | f_SWmin | 23.6 | 24.9 | 26.3 | kHz | ¹) |
| 突发序列第 1/2/3/4 脉冲开关频率 | f_SWBSP1~4 | — | 50.2 | — | kHz | ¹)（四者同值） |
| BM 退出后第 1 脉冲开关频率 | f_SWBMEXHV | 132.6 | 139.4 | 146.9 | kHz | ¹) |
表 20 IC 保护特性（¹) 产线不测；²) min/max 基于待机时钟周期 t_STBCLK 限值（表 20）；³) min/max 基于主时钟周期 t_MCLK（表 20）；⁴) 推荐温度低于 125 °C，超过该温度 IC 功能无法保证，客户应保证设计永不使 IC 结温超过 125 °C）
| 参数 | 符号 | Min | Typ | Max | 单位 | 测试条件 |
|---|---|---|---|---|---|---|
| 自动重启 Bang-bang 模式关断时间 | t_BBoffAR | 455 | 500 | 556 | ms | ¹) ²) |
| 自动重启时间 | t_AR | 2.73 | 3 | — | s | ¹) ²) |
| 开环定时器消隐时间 | t_MFIOH | 29.7 | 31.3 | 33 | ms | ¹) ³) V_MFIO > V_MFIOOLP |
| 过温检测电平 | T_JOTP | 122 | 130 | − | °C | ¹) ⁴) |
| 过温消隐时间 | t_JOTP | 9.90 | 10.50 | 11.10 | ms | ¹) ³) |
| 过温迟滞 | T_JHYS_OTP | − | 20 | − | °C | ¹) |
10. 封装信息、印记与附录（§7/§8/§9）
封装信息（§7）：包含外形尺寸（§7.1）与脚印及包装总览（§7.2）。注：1) 所有封装、包装形式等见英飞凌网页 “Products”：http://www.infineon.com/products；2) 尺寸单位 mm。图 32 为 PG-DSO-12-20 封装外形；图 33 为脚印总览（Overview footprint）；图 34 为包装总览（Overview packing）。
印记（§8）：图 35 给出 XDPS21071 的印记（Marking）。
附录（§9）— GD0 与 GD1 脚的最小必需容性负载（§9.1，图 36）：GD0/GD1 输出级由受控电流源构成（§4.2.7），该电流源给外部容性负载充电直至 V_GDxH = 10.5 V。源电流内部控制环路要求 GDx 脚有最小负载电容，以避免 V_GDx 开通时的振铃。最小必需容性负载取决于所设计的 GDx 串联栅电阻（用于限制低电平灌电流），且与配置的源电流相关：图 36 曲线基于典型源电流 −I_GDxHPKSRC = 118 mA；配置更低的源电流只需更小的容性负载。
参考文献与修订历史（§10）：参考文献：[1] Development firmware version: REV 1.0。修订历史仅一条：16/Aug/2019 — Draft 0.9 release。
11. 插图清单（图 1~36，图号+标题翻译）
- 概览：图 1 典型应用；图 2 XDPS21071 引脚配置；图 3 代表性框图。
- 供电与启动（图 4~10）：图 4 典型启动时序；图 5 HV 脚高压 Brown-in 检测与 VCC 启动；图 6 突发模式控制；图 7 突发运行（VCC/MFIO/GD0/电流波形）；图 8 HV 启动单元的 Bang-bang 模式控制；图 9 锁定模式运行；图 10 自动重启模式运行。
- 控制与时序（图 11~19）：图 11 PWM 控制框图；图 12 ZCD 脚功能；图 13 标准 DCM 运行的辅助电压与磁化电流波形；图 14 次级侧电压检测；图 15 输出电压检测信号；图 16 Vcs_offset 计算；图 17 传播延迟与传播延迟补偿；图 18 软启动时序；图 19 前沿消隐。
- 栅驱动（图 20~22）：图 20 GD0 输出级结构；图 21 GD1 输出级结构；图 22 栅驱动输出。
- 多模式/突发/FFR（图 23~30）：图 23 随 MFIO 信号的可配置频率律与峰值电流方案；图 24 频率抖动范围；图 25 抖动幅度与周期；图 26 突发模式控制框图；图 27 突发模式信号；图 28 FFR 模式运行所需信号；图 29 FFR 模式运行信号总览；图 30 随 V_Bulk 自适应的 ZVS 脉冲长度 t_GD1on。
- 定义与封装（图 31~36）：图 31 电压与电流定义；图 32 PG-DSO-12-20 封装外形；图 33 脚印总览；图 34 包装总览；图 35 XDPS21071 印记；图 36 GDx 脚最小必需容性负载与串联栅电阻的关系。
译者附注
- PDF 字形替换与提取：原文 “R_HV = 100kW” 的 W 即 Ω（字形替换）；全文变量上下标在文本提取中被拍平（如 RCS=R_CS、VCSOCP1=V_CS,OCP1、VVCCon=V_VCC,on）；“IMFIO-=280 µA” 为 “I_MFIO = −280 µA” 的提取错位；公式中 µ/m、Ω/W 等替换已按上下文还原，无法确证处以「译注」标明，未作猜测编造。
- 原文内部数值不一致（与电气特性表冲突时以特性表为准）：① §4.3.4 正文 VCC Brown-in 阈值 “V_VCCBI = 15 V” vs 图 3/图 4/表 12（typ 9.1 V）——以表 12 为准；② CShigh 持续时间：表 6 “> 200 µs” vs §4.3.8 正文 “10 ms”——无特性表行可仲裁，验证建议按更严的 200 µs；③ GD0 源电流：配置默认 I_GD0_drive = 31 mA vs 表 18 −I_GD0HPKSRC typ 35 mA（30~41 mA），31 mA 落在 min/max 内；④ OCP2 消隐：配置默认 tocp2 = 600 ns vs 表 17 typ 616.2 ns；⑤ ZCD 特殊钳位阈值：§4.2.8 正文 1.30 V、表 8 注 1.28 V vs 表 14 typ 1.296 V（1.272~1.320 V）——以表 14 为准；⑥ R_HV：§4.2.3/图 5 用 100 kΩ、§4.2.12 用 102 kΩ（外部设计参数）；⑦ I_HVBO：图 3 为 0.443 mA、图 5 为 0.442 mA——以表 13 typ 0.443 mA 为准；⑧ 表 7 高线保护电平对应 376 VDC vs §4.2.3 高线用例 372 V。
- §4.2.1.3 数字示例自相矛盾：按式 (V_zcd−1.2)×1.5/2.4×255，1.41 V 应为 ≈33.5 而非正文 “148”；“28000×(0−79)/65536 = 34” 按式为负，按零点与被测值反向相减得 28000×79/65536 ≈ 33.7 ≈ 34，与最终 “34/255×0.6 = 80 mV” 结果自洽；且配置默认 Vcs_offset_Vzcdzeropoint = 79 与示例 1.41 V（≈34）不对应。结论（输出 >11.23 V 无补偿、<9.56 V 补偿钳位 80 mV）按原文数值保留，实际参数须以 .dp Vision 实测标定为准。
- §4.2.3 PDC 用例电流口径：按 R_HV = 100 kΩ 直算 HV 脚电流应为 0.72 mA（72 V）/3.72 mA（372 V），原文给 I_HVLL = 70 µA、I_HVHL = 370 µA，恰为其 1/10（疑为内部采样/镜像标定口径，原文未解释）；使用式(8)时 I_HVLL/I_HVHL 必须与 V_CSxLL/V_CSxHL 成套取用。
- 式(10) 分式排印歧义：已按图 30 数值验证解释（见式下译注）；式(3) 分母 65536 为 2¹⁶ 数字量纲。
- 交叉引用笔误：§4.1.4 “Chapter 4.2.910”（应为 §4.2.9/§4.2.10 连排）；表 2 “Burst mode (QBM) → Chapter 4.2.9”（正文实际在 §4.2.10，§4.2.9 为频率抖动）；§4.2.8.1 首句 “based on the is defined by” 缺词（应为 based on the FW REV 1.0）；表 11 注 2 “Chapter 8.1” 应为 §9.1（图 36）；§4.3.13 “fisrt” 为 first 笔误；表 8 “Vmifo_B” 应为 Vmfio_B；表 8 中 tZVSdead/Response_OVP 的章节指向（4.2.11/4.1.5）与实际内容（4.2.12/4.3.11）不符，均按原文保留并加注。
- 两项易被忽略的设计要点：① 表 6 注——除 UVOFF 外所有保护仅在正常运行时有效，睡眠相位（突发或保护模式）中引脚测量与温度传感器均不活动；② 运行范围注 4——实际应用施加 VCC 须 < 19 V（V_VCCon 最小值）。
上一级：XDPS21071
XDPS21071 · 拓扑IC