MP6908 — 02 内部框图与工作原理

依据 MP6908 DS Rev 1.2 §BLOCK DIAGRAM（图 1）、§OPERATION（含式 1、图 2）、§APPLICATION INFORMATION（图 3~8）。图为手册原版翻拍。“推断/本库推算”为手册未明说的机理分析与数值核算，与手册事实明确区分。

本篇总结

1. 简述骨架：MP6908 的时序逻辑 = “体二极管导通确认（快沿 + 计时达标）→ 开通 → 把压降伺服在 −40 mV → 电流降至零前 25 ns 关断 → 锁存到漏极摆正”，全程只监测 V_DS 一个信号，无初级侧通信。
2. 三个阈值三级判定：−86 mV（开通判定：大负压 + 快斜率才放行）、−40 mV（调节判定：导通期压降伺服点）、−3 mV（关断判定：贴近零电流关断）——彼此错开形成稳定的“导通平台”，判据互不串扰。
3. 40 mV 伺服环是反直觉的精髓：电流变小时主动调大 R_DS(ON) 维持 40 mV 压降——表面看放弃了更低的 I×R 压降，实际换来“关断前栅极已预放电”：真关断只剩 25 ns，CCM 无死区也干净（§7 核算）。
4. 斜率判据的本质是一把“计时尺”：V_DS 从 +2 V 走到 −86 mV 必须在 T_SLEW 内完成——等效平均斜率门槛 23.2 V/µs @ 400 kΩ（本库推算）。真换流沿数千 V/µs 轻松过，振铃几十 V/µs 被挡。
5. 供电三段制：V_HVC < 4.7 V 由 VD 路 40 mA 充到 5 V；4.7~9.7 V 由 HVC 路充到 V_HVC−0.7 V；> 9.7 V 钳位 9 V。能量取自漏极摆幅，所以 0 V 输出、输出短路都活着（§4）。
6. 两道消隐各司其职：开通消隐 1.1 µs 防振铃误关断（但 V_DS 冲到 2~3 V 立即拉低——消隐并非绝对）；关断消隐锁存到 V_DS 升过 2.5 V（typ）——防止关断后的振铃谷再次引发误开通。
7. 与 NCP4307/MP6951 的分野在防误开通哲学：固定消隐窗（免整定但选档）vs 斜率判据（一只电阻连续整定但要实测）vs 时间窗（量平台时长 + 快慢双档驱动）——三哲学对比核算见 §6。

1. Overview：二极管仿真器要回答的三个问题

所有 SR 控制器干同一件事——把 SR MOSFET 仿真成一只“压降只有几十 mV 的理想二极管”。仿真的成败取决于三个问题的回答质量：

1. 什么时候开通？——太早（电流还没来/方向不对）→ 倒灌；太晚 → 体二极管多承受。MP6908 的答案：V_DS 冲破 −86 mV（体二极管确实在导通的物理证明）且斜率达标（不是振铃）→ 30 ns 后接管。
2. 什么时候关断？——太早 → 电流被迫走体二极管；太晚 → 电流过零倒灌、CCM 下直通。MP6908 的答案：压降伺服在 −40 mV 上维持调节到最后，V_DS 升破 −3 mV（电流降至零）→ 25 ns 内关断。
3. 假信号来了怎么办？——DCM/QR 退磁后振铃会把 V_DS 摆负，看起来和“该开通”一模一样。MP6908 的答案：SLEW 计时判据 + 双消隐 + 关断锁存，三重机制。

为什么值得费这个劲——三方案在 12 V/3 A 输出点的损耗核算（本库估算）：

SR 相对肖特基省下约 1.3 W——在 36 W 机型上就是 3 个百分点以上的效率；输出电压越低这一差值越悬殊（5 V 输出时肖特基损耗占比翻倍，SR 损耗占比不变——压降是固定值，这就是“低压输出必须 SR”的数学根源）。

2. 功能框图信号流走读（DS 图 1）

按信号流从左到右读这张图，只有四个功能块：

• 检测对（VD/VSS → 检测块）：VD 与 VSS 是差分对的两个输入端——测的就是 SR 管的 V_DS。注意 VSS 在框图里同时接地符号（芯片参考地）和“Gate On/Off、Gate Regulation”输入：这解释了为什么引脚表强调 VSS 是“VD 检测的源极参考”。
• 控制电路（Control Circuit）：收三路输入——检测对（V_DS 瞬时值）、Slew Rate Set（T_SLEW 时间常数）、Power Management 的 IC On/Off（UVLO 状态）。输出两件事：Gate On/Off（开还是关）与 Gate Regulation（开多大——40 mV 伺服就在这 Block 里）。
• 驱动器（Driver，VDD 供电）：图腾柱，灌 3 A/拉 0.5 A，输出经 R 到 VG。框图里 Driver 单独标 VDD——驱动损耗从 VDD 电容走，这是 C_VDD 取值的负载依据。
• 电源管理（Power Management，HVC/VD → VDD）：两路电流源 + 三段制调节 + IC On/Off 开关（UVLO 的执行机构）。VD 在框图里分了两叉——一支去 VDD Charge（取电）、一支去检测块（判据）——“一脚两用”在图上看得清清楚楚。

读图要点：整张图没有振荡器、没有 FB、没有初级侧任何连线。SR 的开关节奏完全由反激主电路自身的 V_DS 波形驱动——这叫自同步（self-synchronization），代价是全部判据必须在一根线上做完，所以三个阈值、两个消隐、一个计时判据全压在 VD/VSS 检测对上。

逐块职责表（与 DS 图 1 一一对应，“怎么算”列指向本库展开的章节）：

3. 供电自举：VDD 三段制与“0 V 输出”的来源（DS §11.1）

DS 给出的三段调度规则：

电气特性表对应两行调节电压：V_DD = 8.5/9/9.5 V @ VD = 12 V、HVC = 12 V（HVC 路高位）；V_DD = 4.6/5/5.4 V @ HVC = 3 V、VD = 12 V（VD 路）。

0 V 输出/输出短路时 VDD 从哪来？——这是“免辅助绕组”方案最常被问的问题。答案：能量从来不是从输出电压来的，是从漏极摆幅来的。初级导通期，SR 管漏极被抬到 V_OUT + V_IN/n（折算输入电压），哪怕 V_OUT = 0 V、甚至输出短路，漏极照样摆到 V_IN/n 的高位——VD 路（和接在漏极的 HVC）从该摆幅中汲取能量为 VDD 充电。所以 DS 特性能写“宽输出低至 0 V”与“短路时无电流流经体二极管”：输出越低、传统辅助绕组方案越容易欠压，MP6908 越显出价值。也正因为供电正常，短路工况下 SR 能持续替体二极管承担大电流（压降 40 mV vs 0.7 V+）。

取电损耗核算（本库推算，DS 未直接讨论）：芯片消耗的所有能量最终经 LDO 从取电节点来，P_LDO =（取电电压 − V_VDD）× 平均电流。两个数字感受一下量级：

• 高侧、HVC 接漏极、高线 V_IN = 375 V、n = 5：取电点 ≈ 95 V，芯片平均电流 ≈ I_CC 3 mA + 驱动 2.5 mA ≈ 5.5 mA → P_LDO ≈ (95−9) × 5.5 mA ≈ 0.47 W——TSOT23-6 的 P_D 预算 0.56 W @ 25 ℃，环温 50 ℃ 只剩 0.45 W，已超出热预算；
• 改从 V_OUT = 20 V 取电：(20−9) × 5.5 mA ≈ 60 mW——差 8 倍。

充电的断续性（把三段制读成时间轴，本库推算）：充电窗口由漏极电位决定——SR 导通期 VD ≈ −40 mV，两路都充不进电；初级导通期漏极 = V_OUT + V_IN/n（高位），充电脉冲打进来；振铃峰位还能捡到一点。所以 VDD 电容每个周期都经历“初级导通期快充 → SR 导通期放电”的锯齿循环。这解释了三件事：① C_VDD 为什么必须“就近且够大”（放电期全靠它）；② DS 36 W 实测波形里 CH3（VDD）为什么是锯齿状（与开关周期同步）；③ 取电损耗为什么集中在初级导通期的高压差窗口（上文损耗核算的成立前提）。

设计含义：漏极取电是维持工作的保底手段（0 V 输出、短路工况的唯一选择），输出取电是发热更低的优选方案（输出够高时优先用，DS 图 5 就是这个思路）；高压输入 + 大 QG 管 + 高频的机型必须把这项核算做在前面（03 篇步骤 6）。这也是 NCP4307 设双 V_CC、TEA1995T 直连输出供电的同一个动机——全行业都需要应对“LDO 压差 × 平均电流”带来的损耗。

4. 启动与欠压锁定（DS §11.2）

规则只有两条：VDD 升破 3.75 V（typ） 退出 UVLO、芯片使能；跌破 3.55 V（typ） 进睡眠、V_GS 保持低电平。迟滞 0.2 V（typ）。

• 为什么必须有迟滞：SR 导通期 VD ≈ 0 V 无法充电，VDD 靠电容独撑（见 §3）；没有迟滞，电容电压在充电阈值附近晃一下芯片就反复睡醒——SR 忽开忽关比不用 SR 更糟。0.2 V 迟滞 + C_VDD 决定了“最长无充电存活时间”：C = 2.2 µF、负载 5 mA → 0.2 V/(5 mA/2.2 µF) ≈ 88 µs，覆盖 100 kHz 下 8 个以上开关周期（本库推算），正常工况绰绰有余。
• 睡眠并非失效：100 µA 级静态电流（I_q 100/130 µA）+ 关断电流 ≤ 100 µA，UVLO 下整机待机贡献几乎为零——满足 Energy Star 要求的基础。重新上电后 C_VDD 从 0 充到 3.75 V @ 70 mA 只需 ~118 µs（本库推算），启动不拖慢整机。
• UVLO 优先级最高：DS 框图里 IC On/Off 从 Power Management 直插 Control Circuit——睡眠态下判据全停、VG 死低。这一点和 NCP4307“无供电时 DRV 保持低”同一用意：芯片未使能时，漏极摆动经 C_gd 耦合到栅极也开不了管。

上电时序走一遍（本库推算）：输入上电 → 母线建立、初级开始开关 → 漏极出现摆幅 → HVC/VD 路开始给 C_VDD 充电（0 V 起充时 V_HVC 高位，走 70 mA 路）→ VDD 爬升穿越 3.75 V（2.2 µF 时约百余 µs）→ 芯片使能、判据上线 → 下一轮体二极管导通即接管。这段空档的代价：使能之前次级电流全走体二极管（0.7 V 级）——启动浪涌期是 SR 方案损耗的固有窗口，软启动由初级侧负责，与 MP6908 无耦合（推断：DS 未描述启动协同）。

5. 开通阶段：计时判据 + 三阈值阶梯（DS §11.3，式 1，图 2）

时序链（DS 原文逐步）：

1. V_DS 跌到约 +2 V → 开通计时器起跑（计时长度 T_SLEW 由 SLEW 电阻编程）；
2. 若 V_DS 在 T_SLEW 之内到达 −86 mV 开通阈值 → 经 T_DON ≈ 30 ns 开通；
3. 若 −86 mV 来得比 T_SLEW 晚 → VG 保持关断，本轮放弃。

式 (1)：

$$T_{SLEW} = R_{SLEW} \times \frac{90\,\text{ns}}{400\,\text{k}\Omega} \qquad (1)$$

代入 DS 测试点验证：R_SLEW = 400 kΩ → T_SLEW = 400 k × 90 ns/400 k = 90 ns，与电气特性表 T_SLEW = 65/90/115 ns @ 400 kΩ 自洽。✓

这把“计时尺”量的其实是斜率（本库推算）：计时器要求 V_DS 在 T_SLEW 内从 +2 V 走到 −86 mV，全程 ΔV = 2.086 V——等效平均斜率门槛 = 2.086 V / T_SLEW：

为什么“振铃斜率慢、真导通沿斜率陡”？（机理推断，与 DS §12.1 “振铃斜率总是远小于初级管真正关断时”一致）

• 真换流沿：初级管关断瞬间，次级电流经漏感换路，SR 漏极从 V_OUT + V_IN/n（例 95 V）一路砸穿零点到体二极管钳位（≈−0.7 V）——几十 ns 走完 ~96 V，平均数千 V/µs；它冲过 −86 mV 时带着的是整个次级电流的势头。
• 退磁振铃：电流过零、SR 关断后，漏感与结电容的衰减谐振，摆到阈值附近时只剩谐振电流的小尾巴，还要被体二极管钳位/阻尼再削一道——过 −86 mV 时通常只剩几十 V/µs 甚至更低。

设计窗口（本库推算）：T_SLEW 必须夹在两个用时之间——真沿从 +2 V 到 −86 mV 的用时（估 5~20 ns）× 2 < T_SLEW < 振铃同段用时（估 60~120 ns，按谐振频率与幅度）× 0.7。DS 默认的 400 kΩ/90 ns 按典型 QR 振铃（谐振数百 kHz、阈值附近摆幅数十 V/µs 以下）设计；振铃更快更猛的机型窗口上沿会压到 90 ns 以下，需要调小 R_SLEW、并把真沿余量一并复核——这就是 DS 反复要求“每种实际情形按 VDD 供电与斜率核查”的原因，整定方法见 03 篇步骤 4。

一轮开通的完整时间线（本例数字为本库推算，时序结构为 DS 图 2 原文）：

体二极管的“接替导通窗口”（t2→t4 ≈ 60 ns）就是 T_DON 的代价：6.5 A × 0.7 V × 60 ns × 100 kHz ≈ 2.7 mW——可忽略，但说明了“开通沿不必更快”的核算结果（本库推算）。另注：计时器中途 V_DS 反弹回 +2 V 以上是否清零重计，DS 未说明（待核实；同类器件存在带复位的计时器设计，NCP4307 的 t_OFF_MIN 定时器即如此）——整定时按“不清零”保守处理即可：真沿远快于 T_SLEW，两种行为下结果相同。

开通阈值为什么是 −86 mV 这么“深”：阈值放在 −86 mV 而不是 0 V 附近，意味着“漏极真的变负、体二极管真的在导通、次级电流方向真的正确”三个事实已经成立才放行——大负压差是电流方向无误判的物理证明。与 −3 mV 关断阈值、−40 mV 调节点合成三级阶梯：导通平台稳稳落在两道判据中间，互不串扰。

6. 防误开通三哲学对比（横向核算）

同一个“振铃假信号”问题，三颗代表 IC 给了三种答案：

选型口径（与库内横评一致）：常规反激（几十~几百 kHz）NCP4307 或 MP6908 都稳；振铃特征复杂的 QR 机型 MP6908 的斜率判据更好使；≥500 kHz 的 ZVS/ACF 直接 MP6951。

7. 导通阶段：40 mV 伺服环——“压降被调到 40 mV”的机理（DS §11.5、§11.4）

DS 原文规则：当开关电流减小、V_DS 升过正向压降（−40 mV）时，MP6908 降低栅压电平，以增大同步管的导通电阻——从而即使电流相当小，V_DS 也被调节在约 −40 mV。

机理逐步拆解（本库展开）：MOSFET 在欧姆区 R_DS(ON) 随 V_GS 下降而增大（V_GS 越接近 V_GS(th)，沟道越“细”）。于是存在一个负反馈环：

电流 I↓ → 若栅压不动，V_DS = I×R 会变"浅"（|V_DS|<40mV）
→ 控制环检测到 |V_DS| 不足 → 压低 VG → R_DS(ON)↑ → V_DS = I×R 回到 −40 mV

这就是“伺服”：不像恒定栅压那样 V_DS 随电流漂，而是把压降钳定在 40 mV，代价是栅压随电流衰减一路下调。图 2 里 V_GS 后段的下垂曲线（“Driver begin to be pulled down”）就是这个伺服过程的实拍。

反直觉核算：为什么不干脆保持满栅压到最后一刻？（本库推算）满栅压下轻电流的压降 I×R 其实更低（3 A × 7 mΩ = 21 mV < 40 mV）——伺服环表面上“多交”了 (40−21) mV × 3 A ≈ 57 mW 的压降差。买回来的是什么？

1. 关断前栅极已预放电：伺服把 VG 一路压到接近 V_GS(th)，真关断命令（−3 mV）到来时只剩一点点电荷要抽——25 ns + 3 A 灌电流干净收尾。若保持满栅压，从 9 V 放到阈值以下要 ~50~100 ns，CCM 里初级已经开了、次级电流还在流——直通与倒灌风险全在这个窗口里。
2. 导通损耗可预算：P_CON = −V_DS × I_SD ≈ I_SD × 40 mV（DS 原文式）——损耗与所选管的 R_DS(ON) 脱钩，设计即得。
3. 关断点确定：伺服维持调节到最后，−3 mV 关断发生在电流真正降至零的瞬间，不早不晚。

伺服的调节范围极限——关断为什么会必然发生（机理推断，DS 未展开）：伺服环靠“压栅”增大 R_DS(ON)，但 V_GS 不能无限往低压（V_GS(th) 之下沟道就关死了），所以环有一个“最大可用 R_DS(ON)”。电流持续衰减时：环先正常调节（栅压下行、V_DS 钳定在 40 mV）→ 栅压触底后环失控（R_DS(ON) 到顶）→ V_DS = −I × R_DS(ON)_max 随电流衰减从 −40 mV 往 0 V 回升 → 升破 −3 mV → 关断。−3 mV 关断并非与伺服环争夺控制，而是伺服环调节能力“到达上限”的自然结果——这就是图 2 里 V_GS 缓坡触底、V_DS 缓升、然后干净收尾的完整因果链。附带一个推论：栅压触底点决定了“伺服区”的电流下界，也就决定了 DS 说的“即使电流相当小，V_DS 也被调节在 −40 mV”的适用范围——“相当小”不是无限小，在伺服调节范围之内（具体下界 DS 未给，待核实）。

开通消隐（DS §11.4）：MOSFET 开通后控制电路强制导通态维持 T_B-ON ≈ 1.1 µs（0.75/1.45 µs）——覆盖开通过程振铃，防止开通后立即被自身振铃误关断。但消隐并非绝对：若消隐期内 V_DS 达到 2~3 V（真反向——初级已经开了），V_GS 立即拉低。特性表还有一行更细的“最小导通时间期间的关断阈值 1.3/1.8/2.1 V”——比正常关断消隐解除阈值 V_B-OFF（2/2.5/3 V）更灵敏：导通期还没走完时，判据反而更灵敏（本库推断：两行参数分别对应“消隐期紧急关断”与“关断消隐解除”两个角色，DS 正文未细分）。

8. 关断阶段与关断消隐（DS §11.6、§11.7）

• 关断：V_DS 升破 −3 mV（表：V_SS−VD = −6/+3/+12 mV）→ 经 T_DOFF ≈ 25 ns 把栅压拉到零。之所以能这么快，正因为伺服环已经把栅压“陪”到了低位（§7）——25 ns 是收尾时间，不是从 9 V 满栅压放起的时间。
• 关断消隐：栅极拉零后进入锁存，期间栅驱动保持关断；直到 V_DS 升过 V_B-OFF ≈ 2.5 V（typ，2/3 V） 才解锁。为什么锁这么久：关断后的振铃是双极性的，负半波会把 V_DS 再次摆过 −86 mV——若不锁存，控制器会再次误开通。锁存 + SLEW 双重防护：锁存阻止关断后第一串振铃，SLEW 排除锁存解除后的残余摆动。
• DS 正文与特性表的一处口径差（00 全译译注③）：正文说“V_DS 升过 2 V 解除”，特性表 V_B-OFF typ 2.5 V（min 2/max 3）——以特性表为准；正文的“2~3 V”（开通消隐期立即拉低）恰与 V_B-OFF 的 min/max 对应。

与 NCP4307 关断路线的对比：同一个“如何干净处理最后一段电流”的问题，MP6908 的答案是伺服预成形（栅压随电流衰减一路下调 + 3 A 收尾），NCP4307 的答案是满栅压维持 + 0 mV 阈值 + 7 A 强灌。前者导通损耗低且确定、驱动电压轨迹平缓；后者导通时间利用更充分（0 mV 才关断）、关断更陡峭。两条路线都成立，选型看机型更忌讳哪一侧（宽输出变压选前者逻辑更简单，重载 CCM 效率极限选后者）。

为什么关断阈值可以放在 −3 mV（而 NCP4307 可设 0 mV）：关断阈值的本质是“电流还剩多少时就关断”——剩余电流 ≈ 阈值 ÷ 当时的等效 R_DS(ON)。MP6908 关断时刻栅压已被伺服压到底、等效 R_DS(ON) 很大（推断：远大于标称值），剩余电流 = 3 mV ÷ R(大) ≈ 近零——阈值离零远一点也收得干净；NCP4307 满栅压维持，R_DS(ON) = 标称小值（如 1 mΩ），阈值若放 −10 mV 剩余电流就有 10 A，所以它必须把阈值设到 0 mV 再配 7 A 强灌。两种方案是“栅极状态”与“阈值位置”的配套设计，不能拆开单看某一个数（机理推断，数值例参照 NCP4307 DS 的 1 mΩ 算例）。

9. Device Functional Modes（工作模式一览）

轻载的微妙之处——T_B-ON 与窄导通期的博弈（机理推断，DS 未明说）：开通消隐保证导通态 ≥ 1.1 µs，但轻载时次级电流斜坡很短（可能 < 1.1 µs 就到零）——消隐期内电流降至零，V_DS 开始回升，回升到 1.3~2.1 V（“最小导通时间期间的关断阈值”）时紧急拉低生效。这就是那行“正文没写”的参数真正的角色：它让 1.1 µs 的最小导通时间不至于变成“电流已为零仍维持开通”——电流反向瞬间（V_DS 冲正）被更灵敏的阈值紧急关断。设计与排查口径：轻载波形里 V_GS 的最小导通平顶 + 提前关断属正常行为；若轻载出现反向电流尖峰持续变大，查 T_B-ON 与实际导通期的比例（04 篇陷阱 10）。

36 W 反激实测波形怎么读（DS 第 6 页 4 幅：V_IN = 110/220 VAC × HVC 接 VD / HVC 接 VSS，V_OUT = 12 V、I_OUT = 3 A；CH1 V_DS 20 V/div、CH2 V_GS 5 V/div、CH3 VDD 5 V/div、10 µs/div）——以下为本库读图指引，标注推断处请以原图为准：

1. 看 V_GS 的“斜肩”：导通末端 V_GS 不是平顶跳水，而是先下垂（伺服环压栅压，对应图 2 “Driver begin to be pulled down”）再收尾——这是 40 mV 环工作的直接证据。
2. 看 VDD 的锯齿（CH3）：SR 导通期 VD ≈ 0 V 不充电、VDD 缓降；初级导通期漏极高位、充电脉冲打上来——锯齿节奏与开关周期同步。
3. 对比 HVC 接 VD vs 接 VSS 两组：接 VD（HVC 路工作）VDD 稳在 9 V 档；接 VSS（HVC 固定接在地，只剩 VD 路）VDD 稳在 5 V 档——两张图直接演示三段制的两个端点，也演示了“栅压档位跟着供电走”。
4. 对比 110 vs 220 VAC 两组：高线时折算电压高、漏极摆幅更高——充电窗口更宽，VDD 纹波形态与 V_DS 摆幅差异可按 §3 的损耗核算对照理解（推断）。

10. 全周期状态流（速记）

        ┌──────────── UVLO：VDD<3.55V → 睡眠（VG死低，Iq≈100µA）────────────┐
        │                                                                    │
 初级导通：VDS=+(VOUT+VIN/n) 高位 ──→ HVC/VD 路给 C_VDD 充电               │
        │                                                                    │
 初级关断：换流沿（数千V/µs）→ VDS 砸向 −0.7V（体二极管）                   │
        │   VDS 过 +2V → T_SLEW 计时起跑                                     │
        │   T_SLEW 内到达 −86mV？ ──否──→ 放弃（振铃被拒）                   │
        │        │是                                                          │
        │   T_DON 30ns → VG 开通 → T_B-ON 1.1µs 导通保底                    │
        │        │      （期内 VDS 冲 2~3V → 立即拉低：紧急刹车）            │
        │   伺服环：VG 随电流衰减下调，VDS 钉在 −40mV                        │
        │        │                                                            │
        │   电流见底：VDS 升破 −3mV → T_DOFF 25ns → VG=0                    │
        │   关断锁存：VDS 升过 2.5V（typ）才解锁 ←── 振铃谷被挡              │
        └────────────────────────────────────────────────────────────────────┘

11. DS 没写、但设计必须问的事（沉默点清单）

这份清单也是读同类 SR 手册的通用检查单——判据类 IC 的风险往往藏在“手册没写”的空档里，逐条在实机上验证比在表里找数更可靠。

精炼要点

上一级：MP6908