NCP1622 — 01 引脚功能与关键规格

依据：onsemi NCP1622/D Rev.5，引脚定义（表 4）、版本编码（表 1~3）、电气特性（表 6）。下文“DS”指此手册；标注“推断/经验”处为库内分析，与手册事实分开。 本篇对标 TI 数据手册“Pin Configuration and Functions + Specifications”的组织方式：先总表，再逐脚讲透（内部结构→为什么需要→外围怎么接→怎么算→接错会怎样）。

本篇总结

1. 6 脚承载 4 类信息：VCTRL（环路命令）、FB（输出电压）、CS/ZCD（一个脚同时提取电感电流、漏极电压=母线电压、退磁/谷底信号、OVP2 采样），DRV（执行）。CS/ZCD 单脚复用是 NCP1622 省脚的核心：靠漏极 1/138 电阻桥代替辅助绕组，“简单电感”也能做谷底同步。
2. VCTRL 是全片工作模式的调度依据：它的电压高低直接对应负载轻重，CrM→DCM 折返阈值（Vctrl,th）、Skip 阈值（VSKIP）都画在同一根 VCTRL 电压轴上——理解这根轴，02 篇的所有工作模式就都有了坐标系。
3. FB 不只是调节：一个脚挂了四个比较器（DRE 95.5% / 软 OVP 105% / 快速 OVP 107% / UVP 12%），加上 200 nA typ 悬空保护电流——输出电压的全部状态信息都经 FB 采集。
4. 版本编码决定功能有无：第 1 位字母（L1）管 Brown-out/Skip 有无，第 2 位（L2）管折返阈值与 ton,max，第 3 位（L3）管 VCC 启动电平；默认 AEA 版既无 Brown-out 也无 Skip——选型时不看编码表，轻载待机指标就会误用。
5. 封装预算只有 550 mW（TA=70 °C，RθJA 145 °C/W）：TSOP-6 驱动大管时驱动损耗要计入 IC 结温校核。
6. 表 6 多处与正文不一致（迟滞 40/100 mV、LEB 200/400 ns 等），一律以电气特性表为准（DS 全译已在 0 逐条标注）。

1. 引脚总表（TSOP-6，顶视图，DS 表 4）

2. 逐脚深读

2.1 脚 1 VCTRL — 环路补偿，也是负载指示量

内部结构：跨导误差放大器（OTA）的输出独占此脚——GEA 200 µS typ（110~290），拉/灌电流能力 ±20 µA（15~26）。输出被内部电路限制在约 0.5 V（=1×VF，VF≈0.5 V）到约 4.5 V（=4.0 V+VF）之间。读取 VCTRL 的内部环节有一整排：Vton 斜坡比较器（ton 与 Vctrl 成正比）、CrM↔DCM 折返阈值检测（Vctrl,th,*）、Skip 比较器（VSKIP-H/L）、Brown-out 泄流电流源（30 µA，[C/D] 版）、OFF 模式下拉。

为什么需要：PFC 要 PF≈1，电压环带宽必须远低于 2 倍工频（100/120 Hz），否则环路会去“纠正”母线上的工频纹波，破坏电流整形。所以补偿网络必须外接——这就是 VCTRL 存在的理由：它把“环路怎么慢”的决定权交给用户。

外围怎么接：VCTRL 与 GND 之间接 Type-2 网络（Rz+Cz 串联，再并一只高频小电容 Cf）。DS 建议“带宽通常设定在 20 Hz 以下”。

怎么算（示例值，本库示例）：Rz = 47 kΩ、Cz = 1 µF、Cf = 0.15 µF——

• 补偿零点 fz = 1/(2π·Rz·Cz) = 1/(2π×47e3×1e-6) ≈ 3.4 Hz（提升相位，使穿越频率处有相位裕量）；
• 高频极点 fp = 1/(2π·Rz·Cf) = 1/(2π×47e3×0.15e-6) ≈ 22.6 Hz（衰减 100/120 Hz 纹波经环路进来的增益）。
• 结果核算：零点在穿越频率（~15 Hz）的 1/4~1/5 处，典型 Type-2 布局，相位提升约 50°（经验值，具体环路测量为准）。

隐藏设计点：软启动时长由你自己的补偿网络决定。OFF 模式解除时 VCTRL 被内部拉到 0 V，之后 OTA 以最大 20 µA 给 Cz 充电——VCTRL 从 0 爬到折返阈值 1.553 V 的时间 ≈ Cz×ΔV/I = 1 µF×1.553/20 µA ≈ 78 ms（爬到满幅 4.5 V 则约 225 ms）。也就是说：Cz 既定环路零点，也定了软启动斜率——加大 Cz 改善环路的同时会拖长启动，两方面都要复核（DS 描述“电路关断时 VCTRL 脚被内部下拉，启动功率缓慢上升”，时长推导为本库计算）。

器件怎么用这根轴（重排 DS 数据，这是本脚的精华）：

开路/短路/接错会怎样：DS 明确警告不得从外部驱动或下拉 VCTRL——外部源会和 OTA 争夺节点控制权，环路被外部源接管。补偿网络开路（VCTRL 悬空）：OTA 无法建立命令、节点漂浮，重载时可能失去控制（推断：OCP 会提供后备限流，但系统不再稳压）；Cz 短路：VCTRL 被钳到地，ton→0，无功率输出。测量该脚要用高阻探头——万用表/示波器探头等效负载会改变环路（经验）。

2.2 脚 2 GND — 别只当它是地

内部结构：驱动灌电流（−500 mA 脉冲）与全部内部基准的地。为什么单独讲：图腾柱灌电流瞬间在地回路上产生 di/dt 尖峰，若与 FB/CS 共享细地线，毫伏级检测阈值（ZCD 才 40 mV！）会被直接干扰。外围怎么接：驱动回路（MOSFET 源极→Rsense→GND）与 IC 地单点汇于功率地；VCC 去耦电容的地也回到这里。接错会怎样：DS 内置了 GND 开路监测——该脚持续开路约 200 ms 后电路停止工作（防止“GND 没接、驱动通过其他脚寄生回路乱开”的灾难，推断其检测原理为内部上拉/下拉电平判别，DS 未给细节）。但监测救不了布局烂：地弹导致的谷底误判、误 OCP 是现场最常见问题之一（见 04 陷阱 3）。

2.3 脚 3 CS/ZCD — 一脚五用的“情报站”

内部结构：CSZCD 缓冲器接收此脚电压 VCSint，分送四路（DS 图 12）：① 过应力比较器（VCS,OVS(th) 750 mV typ，消隐 250 ns）；② OCP 比较器（VCS(th) 500 mV typ，消隐 400 ns，传播延迟 40 ns typ）；③ 退磁与线路检测块——输出 ZCD（谷底同步用）与 VSNS（前馈/Brown-out 用）；④ 第二 OVP（OVP2，阈值 3.175 V typ，消隐 1 µs）。脚上另有正钳位 9.5 V typ @5 mA、测试电流源（对地 50 µA、对 VCC 200 nA）用于开路/短路判别。

为什么需要：传统 CrM PFC 要限流脚 + ZCD 辅助绕组两个传感通道；NCP1622 用一只接在漏极与地之间的电阻桥（Rcs1 上接漏极、Rcs2 下接源极/地）把漏极电压按 KCS = Rcs2/(Rcs1+Rcs2) = 1/138 缩小后送进来：导通期漏极≈源极电位，桥与 Rsense 合成，CS 脚上呈现 Rsense·I（限流）；关断期 CS 脚呈现漏极电压/138 = 母线电压/138（退磁检测、线路前馈、OVP2）。于是不要辅助绕组也能谷底同步——DS 特性第一条就写着“可用简单电感工作（无需 ZCD 绕组）”。

外围怎么接 + 怎么算（75 W 示例，完整推导见 03）：

• 源极 Rsense：OCP 点 = 0.5 V/Rsense，取 Rsense = 0.15 Ω → I_OCP = 3.33 A（约为设计峰值电流 2.56 A 的 1.3 倍）；OVS 点 = 0.75/0.15 = 5.0 A（=OCP 的 150%，专防电感饱和/旁路二极管短路）。
• 漏极桥：Rcs2 = 4.7 kΩ、Rcs1 = 649 kΩ → KCS = 4.7/653.7 = 1/139.1，OVP2 触发 = 3.175 V×139.1 ≈ 442 V（名义 438 V，偏差 +0.8%，由 Rcs1 误差主导，用 1% 精度可控制在 ±2% 内）。
• Ccs（CS 脚对地）：滤开关噪声，但 τ = Ccs×(Rcs1∥Rcs2) ≈ Ccs×4.66 kΩ 不能拖慢谷底检测——谷底振铃周期约 1~2 µs（由漏极寄生电容与电感决定，推断），Ccs 取 47~100 pF 量级（DS 未给值，经验值，以实测谷底开通不迟滞为准）。

开路/短路/接错会怎样（DS 故障检测节）：

• 悬空：200 nA 上拉电流源把脚拉向 VCC → 片内判为开路，停止工作；
• 对地短路：看门狗定时器到期（200 µs typ）后片内用 50 µA 电流源做阻抗检测，发现对地短路即停止工作；
• 分压比接错：若误把 KCS 做成 1/120，正常 390 V 母线会在关断期呈现 390/120 = 3.25 V > 3.175 V → OVP2 在正常输出时就误触发，电源以 800 µs 节奏打嗝（这是该脚最阴险的接错方式，现象像负载问题）。

2.4 脚 4 DRV — 不只是“推栅极”

内部结构：图腾柱输出，拉 +800 mA / 灌 −500 mA，ROH 10 Ω / ROL 7 Ω typ，1 nF 负载下 30/20 ns。两个细节规格常被忽略：

• VDRV,high = 10/12/14 V @VCC = 30 V：VCC 高于内部钳位时，驱动高电平被钳在约 12 V 而不是跟着 VCC 冲到 30 V——保护 20 V 级栅氧（VCC 直接供电场景省一颗稳压管，DS 注 (*)）。
• VDRV,low ≥8.0 V @VCC = VCC,off+0.2 V：VCC 快掉光时驱动仍能维持 ≥8 V 高电平，保证不出现“半开半关”的线性区损耗。

为什么需要大电流：CrM 开关频率高（几十~上百 kHz，轻载折返也有 33 kHz），TO-220/TO-247 管 Qg 可达 60~100 nC，驱动峰值电流不够 → 开关沿变缓 → 损耗与 EMI 双输。

怎么算：驱动峰值电流 ≈ (VDRV−Vgs平台)/(ROH+RG外)。例：VDRV 12 V、平台 4 V、ROH 10 Ω、外接 RG 5.1 Ω → Ipk ≈ 12−4)/(15.1) ≈ 0.53 A，Qg 60 nC 管上升时间 <50 ns，够用；RG 同时阻尼振铃抑制 EMI。接错会怎样：DRV 短路到地/到 VCC 属于故障场景，DS 未声称专门保护——由 OCP（管子常通会被限流）与 TSD 提供后备保护（推断）；栅极走线过长引起的振铃见 04 布局节。

2.5 脚 5 VCC — 两档启动电平是两个应用场景

内部结构：UVLO 比较器 + 启动电流源控制。规格：[A] 版启动 17.0 V typ（15.80~18.20），迟滞 8.0 V typ；[C] 版启动 10.5 V typ（9.75~11.25），迟滞 1.5 V typ；关断都是 9.0 V typ。启动电流 ≤70 µA max（VCC=9.4 V），工作电流 0.5 mA（不开关）/2.0 mA（50 kHz 开关，DRV 空载）typ。

为什么做两档：[A] 17 V 大迟滞版——给“高压启动电阻 + 辅助绕组自举”的经典架构：迟滞越大，VCC 电容可以越小、启动电阻可以越高阻（待机损耗越低）；[C] 10.5 V 版——DS 明说适合“由外部辅助电源或后级变换器供电”：11.25 V max 启动电平保证 12 V 轨可靠启动。

怎么算（启动电阻）：启动电阻需在最坏低线（90 VAC，整流均值 ≈90 V）下仍供出 >70 µA max 启动电流直至 VCC,on：R_start ≤ (90−17)/70 µA ≈ 1.04 MΩ。取 R_start = 2×360 kΩ = 720 kΩ（串联耐压），高线损耗 373²/720k ≈ 0.19 W（用两颗 1206 串联分摊）；启动时间 t ≈ C_VCC×VCC,on/I，C_VCC = 47 µF 时 ≈ 47µ×17/110µ ≈ 7 s（经验上可接受；要更快就减 C_VCC 或换 [C] 版 + 12 V 辅助轨）。注意：70 µA 是 max，设计按 max 算才是保守的。

接错会怎样：VCC 欠压 → UVLO 停机（正常保护）；VCC 超过 30 V 绝对最大额定 → 损坏；轻载 Skip 时辅助绕组供电能力骤降，若 C_VCC 太小会陷入“启动-掉电”循环（见 04 陷阱 1）。

2.6 脚 6 FB — 一个脚上的四道防线

内部结构：FB 与 VREF 2.5 V（2.44~2.56）比较，四组阈值共用这一根线（DS 表 6 + 图 2 FB MANAGMENT 块）：

FB 偏置电流 IB,FB = 200 nA typ（50~450 nA）——够小，允许 MΩ 级高阻分压；又“不至于太小”：DS 引脚描述称内部有灌电流（正文写 250 nA，表 6 记 IB,FB 200 nA typ，以表为准）保证 FB 悬空时该脚保持低电平 → UVP 动作 → 停机，这就是“反馈脚未连接禁用保护”的实现路径。

外围怎么接 + 怎么算：Rfb2（下）= 24.9 kΩ、Rfb1（上）= 3.86 MΩ → Vout = 2.5×(1+3860/24.9) ≈ 390 V；分压电流 390/3.885M ≈ 100 µA，偏流误差 200 nA/100 µA = 0.2%；分压损耗 39 mW。为什么上分压要做到 MΩ 级：这 39 mW×全年不断电，比 IC 自身功耗还重要——待机指标是这个量级逼出来的。代价是高阻节点对 PCB 漏电敏感（见 04 陷阱 5）。

接错会怎样：Rfb1 开路/虚焊 → FB 被内部电流拉低 → UVP 停机（安全侧，正确行为）；Rfb2 开路 → FB 冲高 → 软 OVP→快速 OVP 依次动作，输出电压失控但不过压损坏后级（推断：OVP 为非锁存，会反复打嗝）；分压比错 → 输出电压按比例错，所有百分比阈值跟着错。

2.7 规格表里藏着的三处自洽（读懂 DS 表 6 的“暗线”）

规格表不是孤立数字，三处交叉读能读出 DS 没明说的设计逻辑：

1. ton,max 的测试条件本身就是一张“线路检测判据图”。表 6.9 里 ton,max,LL 的条件写“avg(VCS) = 0.9 V”、ton,max,HL 写“avg(VCS) = 2.8 V”——而线路检测阈值 VLL/VHL = 1.480/1.690 V（均基于 avg(VCS)）恰好落在 0.9 与 2.8 之间。即：0.9 V 以下肯定判低线、2.8 V 以上肯定判高线、1.48~1.69 V 是判决带，三个参数拼出完整的判定边界。按 1/138 桥比折算，avg(VCS)=1.48~1.69 V ≈ 漏极平均 204~233 V，对应输入电压约 144~165 VAC rms——这就是高/低线判决的物理位置（推算）。
2. ICC 两行读出待机预算。ICC,op1（不开关）0.5 mA typ 与 ICC,op2（50 kHz 开关，DRV 空载）2.0 mA typ 之差 ≈1.5 mA 就是开关+驱动损耗在 IC 侧的份额——Skip 模式省的就是这一段（跳过 1.5 mA 的开关期消耗，回到 0.5 mA 静态）。
3. 迟滞全部朝“防抖”方向设计。UVLO 迟滞 8 V（[A]）、CrM↔DCM 迟滞 100 mV、Skip 迟滞 24~30 mV、OVP 迟滞 1.87%/4.0%、UVP 迟滞 225 mV、ZCD 迟滞 84 mV、线路检测迟滞 100 mV——每个阈值都配了防抖回差，量级随“信号源阻抗 × 噪声”放大。看任何保护阈值时，把它的迟滞一起看，才知真实动作区间。

3. 版本编码解码（订购信息，DS 表 1~3）

产品编码 NCP1622-X-Y-Z：X=L1（功能有无）、Y=L2（折返/ton,max）、Z=L3（VCC 启动电平）。封装印字与订购码不对应（如 AEA 印 A5A、DCC 印 DC6），验货按印字反查。

表 1 — L1：Brown-out / Skip 有无

表 2 — L2：CrM→DCM 阈值 Vctrl,th 与 ton,max（低线/高线=1/3）（Rev.5 实列 A~L 共 12 档）

选法（两条主线）：ton,max 组决定给定电感下的最大输出功率能力（Pout ∝ ton,max 与 L，DS 图 9）——低输入电压（85~100 VAC）重载要 25/30 µs 组（A/B/C/J/K/L），230 VAC 专用可用 8.3 µs 组（G/H/I）；Vctrl,th 决定折返从多轻的负载开始——阈值高 → 折返早启动、轻载效率好但电流整形负担重；阈值低 → CrM 区更宽、PF 更稳。默认 E = 1.553 V/12.5 µs 是 230 V 欧标 75~150 W 的折中。

表 3 — L3：VCC 启动电平：A = 17.0 V（默认，电阻启动架构）；C = 10.5 V（12 V 辅助轨架构）。

4. 关键参数的设计含义（≥15 行，参数→设计动作）

精炼要点

上一级：NCP1622