MP6951 — 04 设计要点、常见陷阱与故障排查

手册依据：MP6951 Rev.1.0（MPS）§11 应用信息、§12 PCB 布局指南（图 11~13）。标注“业界经验/本库推断”处为工程惯例总结，与手册事实分开。数值格式 min/typ/max。 定位对标：本篇相当于 TI 数据手册 “Layout Guidelines” + 应用排障（Troubleshooting）章的深读版。

本篇总结

1. MP6951 的陷阱几乎都源于同一根因：毫伏级判据 + 纳秒级时序——任何微伏级的串扰、纳秒级的延迟偏差，都会在毫伏/纳秒级的高精度要求下被放大为整机故障。
2. 十个陷阱里最致命的三个：GND 非开尔文（判据被 L·di/dt 淹没）、DRV 与 VDD 桥连（SR 恒通→直通炸机）、R_TW 失配（振铃误开通或平台被误判）——三者都能用“VDS/VGS 同屏双通道”一种方法定位。
3. 串阻 300 Ω~1 kΩ 是双边界窗口：本库两项核算（43 mA 充电余量、65 µA×R=65 mV 阈值偏移）把“为什么不能大”算实了；−1 V 负压额定把“为什么不能小”算实了。
4. 1 MHz 应用的三个隐性约束要写进设计评审：封装热（QG×VDD×fSW）、tMOT=0.62 µs 占周期比、tW 与平台的裕量收窄——三者同时逼近边界时，降频是代价最小的手段。
5. 排障总入口是同一张图：CH1=VDS(SR)、CH2=VGS(SR) 同屏——开通时刻、关断时刻、振铃期行为、倒灌、直通前兆，全在这两根线上。
6. 量产检查清单的思路：把“个体经验”变成“产线动作”——上电前万用表四查 + 首板示波器五看 + 老化三点温升。

1. 十个常见陷阱（陷阱 → 机理 → 现场现象 → 怎么测 → 怎么解）

陷阱 1：R_TW 失配——太小（振铃误开通）或太大（平台被误杀）

• 机理：tW 是“量平台长度”的尺子。R_TW 偏小 → tW 短 → 振铃谷被当真平台 → 慢档变快档，误开通通道重新打开（DS 图 3/5 场景）；R_TW 偏大 → tW 长 → 重载真平台也被判“短”→ 长期驻留低栅荷档（100 mA/300 ns），体二极管先行导通时间拉长（02 §5 的 10 倍损耗核算）。
• 现场现象：太小——轻载 DCM 下效率反常下降、VGS 上出现与振铃同步的小脉冲、偶发炸机；太大——满载体二极管导通段（VDS≈−0.8 V 的负平台）明显变宽、整机效率掉 0.5~1 个点（量级经验）。
• 怎么测：VDS/VGS 同屏，轻载看“振铃谷上有没有栅脉冲”（有 → tW 太小）；满载看“SR 开通沿距体二极管导通起点多少 ns”（>400 ns → 慢档常驻，tW 太大）。
• 怎么解：按 03 §步骤 2 重整定：谷宽 < tW < 最短平台，两端各留 ≥2 倍；计入 tW_SRD 的 320~560 ns 器件公差；换批次/换变压器/换布局后必须重测。

陷阱 2：SRD 串阻越界——>1 kΩ 或 <300 Ω

• 机理：>1 kΩ 两项核算超出预期——43 mA 充电电流在 1 kΩ 上要 43 V 压降（可用仅 26 V），供电塌陷；65 µA 偏置×1 kΩ=65 mV 垫歪 40 mV 判据（本库推算，方向未定但量级成立）。<300 Ω：体二极管 −0.9 V（9.5 A 峰值）直顶 SRD 脚 −1 V 绝对最大，每个周期“贴近限值”一次。
• 现场现象：>1 kΩ——VDD 偏低、VGS 幅度不足、启动慢或高压档才起振；<300 Ω——芯片偶发失效且集中在高压/重载工况，失效品 SRD 脚对地漏电。
• 怎么测：万用表测串阻实际值（贴片阻值漂移罕见，查错料更常见）；示波器看 VDD 纹波与 VGS 幅度；失效率分析看 SRD 脚 ESD/过压痕迹。
• 怎么解：窗口内取 470 Ω；高侧 HVC 同值；BNL/来料检验把“300~1 kΩ”写进 BOM 校验规则。

陷阱 3：GND 非开尔文 / 感应环路耦合功率环路

• 机理：判据是 40 mV 级，功率回路 di/dt 在共线走线电感上的压降是伏特级——本库推算 10 nH×(5 A/30 ns)≈1.7 V，判据被淹没 40 倍。DS §12 用了整整一节（感应环路尽量小、与功率环路分开）讲这件事。
• 现场现象：误开通、误关断、输出纹波毛刺、效率随布局版本漂移、故障复现性差（温度/批次敏感）——典型的“换板就好、说不出为什么”。
• 怎么测：示波器探针直接跨在 SR 源极焊盘与 IC GND 脚之间看共模抖动（应 <10 mV 级，推断口径）；对比“开尔文改线前后”的 VGS 波形。
• 怎么解：GND 单线直连源极焊盘；SRD 感应走线从漏极焊盘独立引出；感应环路面积压到 mm² 级；双层板把感应线夹在 GND 层与元件层之间（布局手法，经验）。

陷阱 4：栅驱动环路太大（1 MHz 下的振铃与 EMI）

• 机理：DRV→栅→源→GND 回路的寄生电感与 C_G 构成谐振腔，3 A 灌流的关断沿 di/dt 极陡，激励谐振；栅压过冲还可能反复穿过阈值造成“假开假关”。DS §12：“栅驱动环路尽量小、驱动走线远离 SRD 感应走线”。
• 现场现象：VGS 沿上叠加高频振铃（数十~百余 MHz）、EMI 扫描在对应频点冒尖、轻载误触发。
• 怎么测：短接地弹簧探头测 VGS；看振铃频率反推环路电感 f=1/(2π√(L_loop×C_G))。
• 怎么解：IC 紧贴 SR 管；环路面积最小化；DRV 与 SRD 走线垂直/远离；确需阻尼时用小值 RG（≤2~4 Ω，经验值）并复测 20 ns 关断是否劣化——加 RG 是最后的手段，不是默认动作（手册未讨论 RG，本库经验）。

陷阱 5：HVC 阻断二极管选错（trr>250 ns）或高侧漏串保护

• 机理：图 8 接法靠阻断管挡负压；慢恢复管在 ZVS 过渡的每个电压反向都反向导通 trr 时长，HVC 节点被“泵”出毛刺 → VDD 调节抖动、甚至高压脚过压。DS 明确 trr<250 ns。
• 现场现象：VDD 纹波异常大、VGS 幅度抖动、高压脚失效集中在 ZVS 过渡剧烈的工况。
• 怎么测：示波器看 HVC 脚电压（注意高压探头衰减比）有无反向毛刺；数据手册核对 trr。
• 怎么解：换超快管（30~75 ns 档，经验）；高侧无辅助绕组场合 HVC 串同值电阻（DS §11.2“必须”）。

陷阱 6：C_VDD 不够/太远——驱动塌陷与 UVLO 抖动

• 机理：导通期两路充电全停（02 §3），全靠 C_VDD 承受 ICC+QG；陶瓷电容在 6.5 V 偏压下容量缩水 3~4 成（业界常识）；摆放远则走线电感让“近处的电容帮不了远处的脚”。
• 现场现象：VGS 幅度逐周期抖动、轻载正常重载掉幅、VDD 触碰 4.2 V UVLO 线导致 SR 间歇失能（体二极管间歇接管 → 热分布异常）。
• 怎么测：VDD 交流耦合看纹波峰峰；对比重载/轻载。
• 怎么解：2.2 µF X7R 贴脚（03 §步骤 4）；重载仍掉幅则并联 100 nF 高频位。

陷阱 7：低侧接法用在小 VOUT

• 机理：DS §11.3 明确低侧仅推荐 VOUT>VDD_SRD（4.9 V typ）——低侧时芯片以输出为参考，VOUT 太低则 VDD 调节点与栅压双双不足。
• 现场现象：多口 PD 充电切到 5 V 档时 SR 失效、5 V 档效率异常差（体体二极管承担整流）。
• 怎么测：逐输出档位看 VGS 是否存在、幅度是否 5 V 级。
• 怎么解：改高侧接法（图 7/8）；或系统层面在低压档放弃 SR、接受二极管损耗（权衡：低压大电流档二极管损耗占比更高，通常必须保 SR——本库经验）。

陷阱 8：与初级时序失配——CCM 直通窗口与 tMOT 行为

• 机理：直通 = 初级开通时 SR 未关。MP6951 的防线是 20 ns tDOFF + 40 mV 预放电 + tMOT 内 VB-ON 急停（02 §6/§8），但防线有前提：死区预算成立。100 ns 级的“慢关断”在 1 MHz 下吃穿 50 ns 死区（02 §8 的核算）；tMOT=0.62 µs 在 1 MHz 时占 62% 周期，正常关断通道可能被消隐（本库提示，需实测）。
• 现场现象：炸机（无渐变过程）；或初级限流保护频繁触发；或 1 MHz 下关断沿形态怪异（VGS 不是从调节位收尾而是从高位急停）。
• 怎么测：同屏看 VGS(SR) 下降沿与初级 VGS 开通沿，量“SR 已关 → 初级才开”的间隔（目标 >50 ns，经验）；1 MHz 下重点看关断走的是哪条通道。
• 怎么解：核对死区与频率预算；必要时降频；确认初级控制器自身的 SR 时序屏蔽功能（如 ACF 控制器的 SR 窗口限制）已启用。

陷阱 9：SR 管 RDS(ON) 选得过低

• 机理：式 4 的下限被违反（03 §步骤 1）——I_C×RDS(ON)<40 mV 时导通全程处于调节段，栅压被压在半增强位；且低阻管 QG 大，P_gate=QG×VDD×fSW 抬升封装热。
• 现场现象：效率不升反降、SR 管与 IC 同热、VGS 顶部“平顶”形态异常（本库推断的波形特征）。
• 怎么测：对照式 4 核算；看 VGS 导通期是否被压在半山腰。
• 怎么解：RDS(ON) ≥ V_FWD×D/I_OUT；FOM（RDS(ON)×QG）与封装热一起评（03 §步骤 6）。

陷阱 10：GaN/低压 SiC 的栅压窗口失配

• 机理：VDRV−H=VDD−0.1 V，HVC 供电时 VDD 钳位 6.5 V typ（6.9 V max）——Si 逻辑管（VGS 限 ±10~12 V）舒适，但栅压上限 6 V 级的 GaN 器件在 VDD_HVC 走到 max 时可能超栅压规格（本库提示；DS 声称兼容 GaN/SiC，具体器件需逐一对栅压窗口）。
• 现场现象：GaN 栅极参数漂移、阈值漂移、长期可靠性劣化（短期难察觉，最阴险的一类）。
• 怎么测：实测 VGS 高电平（考虑 VDD 公差走 max）；对照 GaN 器件 VGS(max) 留 ≥1 V 裕量（经验）。
• 怎么解：选栅压窗口匹配的 GaN（驱动规格 6 V 输入型），或评估外部栅压钳位/串联稳压方案（手册未提供，属系统级对策——本库经验）。

2. 故障排查流程树

第 0 步：安全与静态
 ├─ 断电万用表：DRV-VDD 是否桥连？SRD/HVC 串阻是否在位且 300Ω~1kΩ？
 ├─ GND 到 SR 源极是否开尔文直连？（共线=先改线再谈别的）
 └─ R_TW 在位、阻值与设计档一致？（TW 悬空=判据裸奔）
第 1 步：VDD（阈值 4.2 V typ 上升 / 4.0 V 释放）
 ├─ 爬不到 4.2 V → 供电链：HVC/SRD 串阻压降、C_VDD 容量与偏压降额、
 │   漏极电压是否足够（低侧接法+VOUT<VDD_SRD=改高侧）
 └─ 正常但纹波大 → C_VDD 摆放/容量 → 第 2 步
第 2 步：VDS(SR) 与 VGS(SR) 同屏（核心一种方法）
 ├─ 振铃谷上出现栅脉冲 → 慢档没守住：tW 太小 / R_TW 错料 / TW 虚焊
 ├─ 体二极管导通后 >400ns 才见 VGS 爬升 → 快档没进来：tW 太大（平台被误杀）
 │   或 SRD 判据被垫歪（串阻/偏置/感应环路串扰）
 ├─ 开通正常、关断拖尾长 → RDS(ON) 过低进调节段 / 电流拖尾大（换管/查初级）
 ├─ VGS 幅度逐周期抖 → C_VDD 问题 / VDD 纹波 / 1MHz 封装热
 ├─ VGS 完全不动 → SRD 开路 / 判据恒不满足 / 芯片 UVLO 抖动
 └─ VGS 恒高 → DRV-VDD 桥连（立即断电！直通前兆）
第 3 步：与初级配合
 ├─ 量"SR 关断完成 → 初级开通"间隔 <50ns → 死区预算重排（降频/调死区）
 ├─ 1MHz 下关断沿异常 → 核对 tMOT 占比（0.62µs/周期）→ 考虑降频
 └─ 初级 ZVS 波形被次级破坏 → 查关断速度与倒灌（VOFF/VB-ON 行为）
第 4 步：热与效率
 ├─ IC 热但 SR 管不热 → P_gate 超预算（QG×VDD×fSW）/ 频率过高
 ├─ SR 管热但 IC 不热 → 体二极管先行导通时间长（tW/慢档/开通延迟）或 RDS(ON) 路线错
 └─ 整机效率偏低 0.5~1 点 → 满载看体二极管负平台宽度（tW 太大的典型指纹）

波形指纹速查表（VDS/VGS 同屏一图定位，本库整理；括号为对应陷阱号）

3. 布局要点（DS §12 三准则的深读）

SRD/GND 感应（DS 准则 1~4）：感应连线靠近 MOSFET 漏/源；感应环路尽量小；IC 避开功率环路（防两环互扰）；VDD 去耦电容贴 IC。深读：这三条本质是同一件事——SRD/GND 是一台“游标卡尺”，量的是 40 mV；功率环路是一台“打桩机”，打的是几十 V/几十 A。卡尺必须离桩机远、引线必须短。DS 图 12/13 给出穿孔变压器+TO220、PowerPAK/SO8 两种单层板参考布局，共同点：R1~R4 串阻、Q1、C1/C2 全部围绕 U1 一圈闭合，RSN/CSN 缓冲贴近 SR 管。

栅驱动环路（DS 准则 5~6）：环路最小化压寄生电感；驱动走线远离 SRD 感应走线。深读：DRV 的 3 A 灌流是板上最陡的 di/dt 源之一，它与 SRD 感应线的磁耦合会把关断沿的 dV/dt 直接“抄写”进判据（互扰路径：M×di/dt→感应线感应电压→SRD 判据抖动）。

GND 的双重身份：GND 既是 IC 的地，又是源极检测的参考点（DS §5）——它必须“只属于卡尺”，功率电流一根毛都不要从它身上过。高侧应用芯片浮地工作，这条更严：GND/DRV/SRD 三线与源极的开尔文质量直接决定判据可信度。

布局自查三问（本库经验）：① 感应环路面积能否再小一半？② DRV 与 SRD 走线有无平行长距离伴行？③ C_VDD 到 VDD/GND 脚的路径是否 <5 mm？

4. 量产检查清单

上电前（万用表/目检）

• [ ] SRD、HVC 串阻在位且在 300 Ω~1 kΩ 窗口内（含高侧 HVC）
• [ ] R_TW 在位、阻值与频率档匹配（500 kHz→100 kΩ / 1 MHz→68 kΩ 档）
• [ ] DRV 与 VDD、GND 无桥连；SR 管栅-源-漏极性正确
• [ ] GND 到 SR 源极开尔文直连无共线；C_VDD 贴脚在位

首板（示波器五看，VDS/VGS 同屏为纲）

• [ ] 轻载：振铃谷上无栅脉冲（tW 下限成立）
• [ ] 满载：体二极管导通起点到 VGS 爬升 <100 ns 级（快档在工作）；关断后体二极管负平台窄
• [ ] 关断间隔：SR 关断完成早于初级开通 >50 ns（经验值，防直通）
• [ ] VDD 纹波峰峰 <100 mV 级、无 UVLO 抖动（口径为本库经验值）
• [ ] VGS 高电平 = VDD−0.1 V 且在 SR 管栅压规格内（GaN 场合重点）

老化/量产（三点）

• [ ] 高温满载热像：IC ≤ 目标结温（留 125 ℃ 线以下裕量）、SR 管温升与损耗模型一致
• [ ] 全输入电压范围扫描：高线（t1 短）工况振铃行为无退化（DS 高线自适应声明成立）
• [ ] 输出全档位扫描（0 V~满压）：低压档 SR 行为符合接法预期（低侧门槛 VOUT>4.9 V）

5. 实战问答

Q1：MP6951 / MP6908 / MP6922 怎么分？ 按“拓扑+频率+通道数”三问定：反激次级单管+数百 kHz 定频/QR → MP6908（SLEW 斜率判据够用）；反激次级单管+ZVS/ACF/接近 1 MHz → MP6951（tW 时间窗+双档驱动）；LLC 次级双管 → MP6922（或 NXP TEA1995T）。选型横评见 30_经典IC精读/05_同步整流SR 横评 与 07_ZVS 横评。

Q2：为什么次级 SR 不需要“ZVS 控制器”？ 次级的软开关条件由拓扑免费提供：反激退磁电流到零、ACF 谐振过渡把次级 VDS 压到体二极管导通——SR 管的开通天然零电压。SR 驱动器的职责只剩“按时开通、按时关断、不误动作”：40 mV 调节点 + 20 ns 关断 + tW 甄别就是干这个的（02 §4/§7/§8）。

Q3：TW 电阻可以省掉吗？ 不可以。TW 决定振铃甄别窗口，是 ZVS/ACF 应用防误开通的核心整定量；悬空则窗口未定义（DS 未规定，待核实），短地则窗口归零（快档常开，免疫失效——本库按式 1 外推）。必须按实测振铃波形整定并在设计文件里锁定阻值档。

Q4：轻载 DCM 下 SR 一会儿开一会儿不开，是坏了吗？ 多半不是——这是 t1/tW 机制在工作：轻载平台窄、振铃强，芯片驻留低栅荷档（100 mA/300 ns），部分真触发也“慢半拍”甚至不成立（02 §5 的设计取舍）。判断标准：看效率与温升是否正常、满载是否恢复正常快档；只有满载也慢才按陷阱 1 的“太大”方向处理。

精炼要点

上一级：MP6951