HR1000A — 01 引脚功能与关键规格

对标 TI 数据手册的 “Pin Configuration and Functions” + “Specifications” 两章。 依据：HR1000A DS Rev 1.02 订购信息/引脚表（P3）、引脚功能（P10~11）、绝对最大额定值（P3）、电气特性（P4~5）。每脚按“内部是什么 → 为什么需要 → 外围怎么接 → 怎么算 → 开路/短路/接错会怎样”五层展开。

本篇总结

1. 16 个脚分四组：高压驱动组（BST/HG/SW/N.C./VCC/LG/GND）占一半——半桥驱动的“电源、地、输出”配套组合在高侧要整体悬浮；频率编程组（CT/Fset/SS）三个脚共同决定“从哪个频率启动、最低最高各多少”；保护组（CS/TIMER/LATCH/BO）两级过流+锁存+欠压；系统接口（PFC/Burst）负责与 PFC 和待机策略联动。
2. Fset 是全芯片的核心引脚：内部 2 V 精密基准（1.92~2.08 V）+ 三支路电阻网络，一支定最低频率、一支定最高频率、一支定启动频率——LLC 的全部“控制量”都经该引脚进入振荡器。
3. CS 与 TIMER 是一对“搭档”：CS 发现过流（0.8 V）→ TIMER 计时过流持续时长（2 V 升级 / 3.5 V 关断 / 0.3 V 重启）——读规格时要把两只脚的阈值表放在一起看才完整。
4. 高压组脚的“绝对最大额定值”比驱动能力更重要：VBST −1~618 V、SW −3 V 下限、摆率 50 V/ns、LG ≤16 V——布局不当造成的负压/尖峰是 HR1000A 应用炸板的常见根因（见 04）。
5. N.C.（脚 13）不是废脚：它是高压隔离脚，专用于 SOIC16 上满足安规爬电距离——PCB 上别借它走线。
6. 每只模拟脚（1~8）都有明确“不用时接哪”的官方指引：CS/LATCH 接地、Burst 接 Fset、BO 偏置在 1.25~5.5 V、PFC 悬空——照做即可，乱悬空会引入误动作。
7. 关键容差要心里有数：TIMER 充电电流 80~180 µA（typ 130，±38% 偏差！）决定了打嗝“运行时长”只能按实验整定，不能按公式精确设计。

1. 引脚配置（SOIC16 顶视图）

                 HR1000A（SOIC16，顶视）
              ┌───────────────────────┐
        SS  1 ┤                    16 ├ BST      ┐
     TIMER  2 ┤                    15 ├ HG       │高压
        CT  3 ┤                    14 ├ SW       │悬浮
     Fset  4 ┤                    13 ├ N.C.     │区
     Burst  5 ┤                    12 ├ VCC      │
        CS  6 ┤                    11 ├ LG       ┘
        BO  7 ┤                    10 ├ GND
     LATCH  8 ┤                     9 ├ PFC
              └───────────────────────┘

左侧 1~8 全是模拟小信号脚（AMR −0.3~6 V）；右侧 9~16 混合了地、供电与三个高压脚（BST/SW/HG）——这种“小信号在左、高压在右 + N.C. 隔离”的排布本身就是厂商给出的布局暗示：两区在 PCB 上不要交叉走线。

2. 引脚总表

3. 逐脚详述

3.1 频率与软启动组（脚 4/3/1）——“频率是怎么被编程的”

脚 4 Fset — 频率编程与反馈输入。

• 内部结构：精密 2 V 基准（min 1.92 / typ 2 / max 2.08 V）+ 受脚电压/电流控制的内部电流源，经 1 A/A 电流镜给 CT 充放电（见 02）。AMR：最大源电流 2 mA。
• 为什么需要：LLC 的控制量是频率。芯片把“光耦拉进来的电流”直接转换为“振荡器充放电电流”——Fset 就是控制环与振荡器之间的唯一接口。
• 外围接法：三支路并联到 GND——① Rfmin（定最低频率，= 光耦截止时网络最大电阻）；② RFmax 串光耦三极管（定最高频率，= 光耦全饱和时网络最小电阻）；③ RSS+CSS 串联（启动频率偏移，稳态后 RSS 无电流、零贡献）。
• 怎么算：fmin = 1/(3·CT·Rfmin)、fmax = 1/(3·CT·(Rfmin∥RFmax))，反解式与代入见 03 步骤 8。DS 官方测试条件 CT=470 pF、RFset=12 kΩ → fmin = 1/(3×470 pF×12 kΩ) = 59.1 kHz，与 AN151 90 W 实例的 fmin=60 kHz 吻合——这组条件就是评估板实值。
• 开路/短路：Rfmin 开路 → 充电电流≈0 → 振荡器停摆，不发波；光耦支路短路（电流最大）→ 频率顶到 fmax，输出电压跌；Fset 被外电路拉超过 2 mA → 违反 AMR（2 mA）。

脚 3 CT — 振荡器定时电容。

• 内部结构：被两个电流源在 0.9 V（谷）与 3.8 V（峰）阈值间来回充放电，形成三角波（DS 图 2）。
• 为什么需要：CT 三角波同时是“频率发生器”和“占空比发生器”——充放电各半 + 内部分相逻辑 → 天然 50% 占空比（48~52%）。
• 怎么算：频率与 CT 成反比（公式同上）。DS 范围建议 0.1~1 nF；低温 + 高频应用建议 CT ≤330 pF——低温下 Fset 源电流能力下降，大 CT 可能充不满 3.8 V、频率跑偏（官方注）。
• 开路/短路：CT 开路 → 三角波无从建立、停振；CT 短路 → 同样停振；CT 偏大 → 整条频率范围等比例下移（增益“调过头”）。

脚 1 SS — 软启动电容 + 启动频率。

• 内部结构：一个受控放电开关——任一关断条件（VCC<UVLO、VCC>16 V、BO<1.25 V 或 >5.5 V、LATCH>1.85 V、CS>1.5 V、TIMER>2 V、OTP）都把 CSS 放掉，放电电阻 120 Ω（EC 表）→ 680 nF 电容约 80 µs 放完，保证每次重启都从满软启动开始。
• 为什么需要：谐振半桥的传输功率与频率成反比 → “软启动”只能是从最高频率开始的频率斜坡，不能像反激那样做占空比斜坡。CSS 经 RSS 从 2 V 基准充电的指数轨迹 ≈ 谐振腔建立能量的自然节奏 → 输出单调上升、过冲小（DS 特性：“非线性软启动”）。
• 怎么算：fstart = 1/(3·CT·(Rfmin∥RSS))、RSS = Rfmin/(fstart/fmin − 1)、CSS = 3×10⁻³/RSS；fstart 至少取 4×fmin；软启动时长 ≈ 5×RSS×CSS（DS 给出）。
• 开路/短路：CSS 漏焊/开路 → 无软启动，一上来就以 fmin 满增益打输出 → 浪涌电流、甚至容性模式（见 04 陷阱 4）；CSS 过大 → 软启动期间过流时频率拉不起速度，变压器/谐振电感饱和风险（DS 明确警告，见 02 保护节）。

3.2 保护组（脚 6/2/8/7）——“出事之后谁来管”

脚 6 CS — 初级电流检测（两级 OCP）。

• 内部结构：两只比较器：0.8 V（min 0.75/max 0.85，第一级，触发“升频限流”）与 1.5 V（min 1.41/max 1.59，第二级，锁定关断）；前沿消隐 250 ns（typ）压开关噪声尖峰；输入偏置 ≤1 µA。第一级触发后 SS 电容经内部开关放电、频率急升；CS 回落到 0.79 V 恢复。
• 为什么这样设计：LLC 是电压模式变频——频率变化至少下一个周期才生效，逐周期限流物理上不可能（AN151 原文明确）。所以第一级不“关管”而是“升频减功率”；第二级才是锁死。两级之间靠 TIMER（脚 2）限时不让第一级无限持续。
• 外围接法：①低侧 MOSFET 源极串采样电阻 RS = 4/ICrpk（ICrpk = 低压满载时谐振电容/初级期望峰值电流），RS 到 CS 脚加 RC 滤波，时间常数取约 10/fmin（注意：这不是逐周期信号，是“平均化”信号，滤波时间常数达到 10 个开关周期量级——与 UC3842 的每周期采样是完全不同的设计哲学）；②或用无损容性分压网络（C1 ≤ Cr/100 等，式见 03 步骤 10 与 05 §3.7.C）。
• 阈值口径注：DS 引脚定义写第一级迟滞 50 mV，功能描述写回落 0.79 V（10 mV 迟滞）——两处自相矛盾，设计按“触发 0.8 V、恢复点以实测为准”处理，勿把恢复点写死。
• 开路/短路：DS 指引“不用时接地”——但注意代价：CS 接地 = 两级 OCP 全部失效（TIMER 也靠 CS>0.8 V 才充电），仅剩 BO/LATCH/OTP。只有在外部另有保护时才可照做。CS 滤波不足 → 250 ns 消隐盖不住的振铃反复误触发频移 → 正常负载下频率异常升高、带载能力下降。

脚 2 TIMER — 过流持续时长与打嗝节奏。

• 内部结构：130 µA（typ，范围 80~180 µA）电流源在 CS>0.8 V 期间给 CTimer 充电（外部 RTimer 一直缓慢放电）；2 V（1.88~2.08）→ SS 全放电、频率强制到 fstart（最小传输功率）、PFC 拉低；3.5 V（3.3~3.7）→ 停止开关、充电源关闭；RTimer 把电压放到 0.3 V（0.25~0.35）以下 → 重新软启动。
• 为什么需要：第一级频移限流能限制传输能量，但持续大电流仍会烧次级绕组/整流管——TIMER 把“无限限流”改造成“限流 → 最小功率 → 停振 → 重试”的打嗝循环，短路平均输入功率降到极低。
• 怎么算：关断（停振）时长 t_OFF = RTimer·CTimer·ln(3.5/0.3) ≈ 2.5·RTimer·CTimer；过流运行时长 tOC 无闭式公式（充电是“CS>0.8 V 才充 + RTimer 一直在放”的净速率问题），DS 说按实验选——实验上增大 CTimer 每档约加 100 ms 运行时长。原文另印 t_OP = 10⁴·t_Timer（2 V→3.5 V 段时长），下标口径存疑（RC 模型推不出 10⁴ 倍），以实测为准，见 02 §9.3。
• 开路/短路：CTimer 漏接（无电容）→ 130 µA 灌入电阻立即冲过 3.5 V → 一过流就停振（保护过度、无法启动重载）；CTimer 短路 → 永远到不了 2 V → 第一级限流无限持续 → 次级过热——这是比“没有保护”更隐蔽的陷阱。

脚 8 LATCH — 外部锁定关断。

• 内部结构：比较器阈值 1.85 V（1.75~1.95），偏置 ≤1 µA；触发后功耗降到“残余电流”档（350 µA typ），锁存只认“VCC 掉到 UVLO 以下”这一个复位键。
• 为什么需要：有些故障必须“人到场才许重启”——次级 OVP、输出短路持久、NTSC 类一次性事件。LATCH 给外部电路一个“锁死”入口（典型：次级 OVP 信号经光耦顶起此脚）。
• 接错：悬空 → 偏置 ≤1 µA 不保证电平，可能拾噪误锁存——DS 指引不用接地；被光耦直接加到 VCC（13~15 V）→ 超 AMR（1~8 脚 −0.3~6 V），需分压。

脚 7 BO — 母线检测 / Brown-out / 远端开关。

• 内部结构：比较器 1.25 V（1.2~1.3）+ 电流迟滞：BO<1.25 V 时内部 12 µA（9~15 µA）电流源开启——迟滞不是电压窗而是“电流×上分压电阻”的窗；另有一个 5.5 V（5.1~5.8）钳位稳压管，钳位动作本身也触发关断（=输入 OVP，不锁存）。
• 为什么用电流迟滞：母线分压电阻是兆欧级的（省功耗），电压迟滞要靠比较器翻转会很慢/不准；电流源迟滞直接在上电阻上叠加 12 µA×RH 的电压阶跃——RH 越大迟滞窗越大，窗口可设计性更好。
• 怎么算：RH = (VinON − VinOFF)/12 µA（AN151 保守版用 max 15 µA）、RL = RH·1.25/(VinOFF − 1.25)，代入见 03 步骤 11。
• 接错：对地电容是官方要求的（滤母线纹波/噪），漏掉 → 输入纹波谷底误触发 Brown-out 反复重启；悬空 → 电平不明，必须按 DS 偏置在 1.25~5.5 V。

3.3 系统接口（脚 9/5）

脚 9 PFC — 与前级 PFC 控制器联动。

• 内部结构：开漏输出，低电平饱和 ≤0.2 V（IPFC=1 mA）；常态“高”（靠外部上拉到 PFC 控制器的使能/供电）；UVLO 期间为开路。
• 什么时候拉低：Burst<1.25 V（待机）、CS>1.5 V（第二级 OCP）、BO>5.5 V（输入 OVP）、LATCH>1.85 V、VCC>16 V、OTP、TIMER>2 V（降到 0.3 V 以下恢复开路）——即“LLC 自身已进入保护或休眠状态时，避免 PFC 空转”。
• 为什么需要：待机功耗指标（如 CoC Tier 2）下，空载时 PFC 级的固定损耗不可接受；打嗝期间 PFC 若继续工作会把母线越抬越高（输入能量无处去），联动停掉才自洽。
• 接错：不用悬空即可；但若把上拉拉到高于 VCC 的电压 → 违反 AMR（VPFC ≤ VCC）。

脚 5 Burst — 突发模式门限。

• 内部结构：比较器 1.23 V（1.18~1.28）+ 100 mV 迟滞；低于阈值 → 关 HG/LG、只剩 Fset 2 V 基准与 SS 保持原态、静态电流降到 1.5 mA（typ）档；超过 1.28 V → 恢复发波（不重新软启动——输出已在调节带内）。
• 外围接法：从“光耦—Fset”节点经一支电阻取样反馈电压；不用突发则把此脚直接接 Fset。
• 为什么需要：轻载时所需增益低于增益曲线在可用频段的可达最小值（或输出仅靠频率达到上限仍偏高）→ 频率被钳在 fmax 仍无法调节 → 只能“断波”。机理详见 02 §8。

3.4 高压驱动组（脚 16/15/14/13/12/11/10）

脚 16 BST + 脚 14 SW — 高侧悬浮电源与浮地。

• 内部结构：集成自举二极管（600 V，BST 漏流 ≤10 µA @600 V）从 VCC 给 BST-SW 之间的自举电容充电，充电时机 = 低侧导通半周（与 LG 同相，框图注明“in-phase with the low-side gate-drive”）。
• 为什么需要：高侧管的源极跟着 SW 在 0↔400 V 间摆动，驱动电源必须“跟着悬浮”——自举是最省成本的方案；600 V 耐压 + 高 dv/dt 免疫是谐振半桥（SW 摆率上限 50 V/ns）的准入门槛。
• 怎么算：自举电容 100 nF~1 µF（DS 功能描述；AN151 给 470 nF~1 µF）——要在一个半周内补回高侧栅电荷（Qg）+ 电平移位器损耗，太小 → 高侧驱动欠压 → 高侧管发热甚至退出 ZVS。
• SW 的雷：AMR 允许 SW 最低到 −3 V——体二极管导通+死区换流后，谐振电流可能把 SW 拉到地以下；布局电感大时更糟（见 04 陷阱 6）。SW 下冲还经自举电容把 BST 一起拖低——高侧欠压的根子常在布局。

脚 15 HG / 脚 11 LG — 两路栅驱动。

• 内部结构：拉/灌 1.5 A/2 A（min 值），Rsource 4 Ω / Rsink 2 Ω，tr/tf 20 ns；LG 在 UVLO 期间主动拉到 GND（饱和 ≤1.1 V @2 mA），HG 则经内部电阻连到 SW——两路都不会“悬着”。
• 为什么灌电流更大（2 A > 1.5 A）：关断要快——米勒平台上抬期间 SW 在摆 400 V，关得慢 = 半桥换流重叠 = 直通风险。这也解释了为什么 Rsink（2 Ω）比 Rsource（4 Ω）小。
• LG 的雷：AMR −0.3~16 V。长栅线+MOSFET 寄生电容+小栅阻的振荡可打出 >16 V 尖峰 → 栅氧击穿。官方处方：LG 与 GND 引脚就近加 15 V 稳压管（DS 功能描述原文要求，不是建议）。
• 怎么算驱动余量：峰值拉电流 1.5 A / 4 Ω 内阻 ≈ 能力上限；对 Qg=30 nC 的管子，开通时间量级 ≈ Qg/I = 20 ns——对 100~300 kHz 完全够；若并联管或超大 Qg（>100 nC）需评估（经验：驱动损耗 = Qg×VCC×fsw，30 nC×13 V×200 kHz = 78 mW/管，IC 内部承担，θJA 80 °C/W 下自检温升）。

脚 12 VCC — 供电。

• 内部结构：工作范围 8.9~15.5 V（推荐 13~15.5 V）；UVLO 开 11 V typ / 关 8.2 V typ（迟滞 2.5 V）；故障时 VCC 钳位 15.3 V typ、钳位电流 6 mA——故障后辅助绕组电压漂高时 IC 主动钳住，保护自身与偏置。
• 为什么推荐 13~15.5 V：高于 UVLO 上限+迟滞要有余量，低于 15.5 V 给钳位留空间；栅驱动幅度=VCC，13~15 V 正好落在标准 MOSFET VGS 的最佳区间（10~16 V）。
• 外围：0.1 µF 高频旁路（DS 点名）+ 数 µF 储能（供低侧驱动峰值电流）；辅助绕组整流后经稳压/稳压管定在推荐窗内。

脚 10 GND — 地。

• 官方定义：低侧驱动电流与偏置电流的回流；“所有偏置元件的地接到该脚走线上，与任何脉冲电流回流分开”。为什么：2 A 级驱动脉冲若流过偏置地的公共走线，几十 mΩ×2 A×di/dt 就是几十 mV~百 mV 的地弹，直接进 0.8 V 阈值的 CS 比较器 → 误保护。布局细则见 04 §3。

脚 13 N.C. — 高压隔离脚。

• 内部不连接，唯一的用途是“占位”：把 SW（脚 14，摆到 400 V）与 VCC（脚 12）之间的封装表面距离拉开，帮助 PCB 满足爬电距离。不要借它跳线。

4. 电气特性分块表（Specifications）

条件：TJ=25 °C、VCC=13 V、CHG=CLG=1 nF、CT=470 pF、RFset=12 kΩ（即 90 W 评估板口径）。

4.1 电源与 UVLO

4.2 电流消耗

4.3 振荡器

4.4 保护与检测

4.5 栅驱动（LG 与 HG 同规格）

4.6 绝对最大额定值（设计与布局的“红线”）

5. 关键参数的设计含义（速查）

精炼要点

上一级：HR1000A