XDPS21071 — 04 设计要点、常见陷阱与故障排查

对标 TI 手册“Layout Guidelines + Troubleshooting”章。每个陷阱按“陷阱→机理→现场现象→怎么测→怎么解”五层展开。依据 DS §4~§6/§9.1 与 DG §3.5.4/§3.6/§7；标注“业界经验/本库推断”处为工程惯例总结，与手册事实分开。

本篇总结

1. XDPS21071 的陷阱有两个来源：FFR 特有链路（ZVS 绕组、GD1、SR 互作用）与数字芯片特有流程（UART 窗口、OTP、配置参数与固件版本的口径）——传统反激的老经验在这两处会失灵。
2. 最贵的陷阱是 ZVS 绕组极性接反：它不报错、不保护，只是让整颗芯片的核心卖点（ZVS）静默失效，效率退回硬开关水平。
3. 最隐蔽的陷阱是采样窗口：振铃抑制 1.91 µs 与 OVP 采样前提 3.33 µs 这两个时间条件写在特性表的“测试条件”列里，不是阈值参数——很容易在轻载高 Vout 工况被消耗。
4. 最容易复现的陷阱都跟数字配置有关：UART 只在 Brown-in 前活着、OTP 烧错不可改、PDC_FACTOR 绑定功率级参数——三个都是“流程陷阱”而非“电路陷阱”。
5. 布局三句话：两个开关环路最小化、星点到母线电容负端、ZCD 绕组地先到滤波电容再到 IC（DG §7 的原文规则，本篇展开成可执行清单）。

1. 常见陷阱（十一个，每陷阱五层）

陷阱 1：ZVS 绕组极性接反——静默失效的头号杀手

• 机理：FFR 依赖 GD1 注入负磁化；同名端接反则注入正磁化，漏极电压在主管开通前不降反升。
• 现场现象：效率比预期低 1~3 个点（开通损耗全额回来）；vDS 开通瞬间满幅硬开关；主管温升偏高但无任何保护动作、无故障码。
• 怎么测：示波器差分探头看 Q0 漏极，对比 DS 图 29：正常应在 GD1 脉冲后出现“先抬到 ~Vbulk+Np/Nzvs·V_ZVS 的台阶、再快速下摆到 0”的波形；接反则下摆消失。
• 怎么解：绕组首尾对调或 PCB 同名端标记复核；绕线图与样件实测对照（每批变压器首件必测 ZVS 波形——业界经验）。

陷阱 2：SR 控制器被 ZVS 脉冲误触发（DG §3.5.4）

• 机理：GD1 开通瞬间，ZVS 绕组的伏秒经变压器耦合到次级，SR 的 V_DS 被主动拉负——直接检测型 SR 控制器把这当成“整流管导通”而误开通。
• 现场现象：轻中载效率异常、SR 管发热；极端情形初次级同时导通（直通），炸机。
• 怎么测：示波器同时抓 GD1 与 SR 栅极——SR 栅极若在 GD1 沿口出现毛刺脉冲即为误触发。
• 怎么解：换“伏秒平衡（arming）”型 SR 控制器（DG 图 8 方案）；退而求其次把 SR 最小导通时间设到最小（~50 ns）作保底。选型在前，调试在后——这是 SR IC 规格书里不会写的兼容性项，必须进选型检查表。

陷阱 3：GDx 最小容性负载 1.5 nF 不满足（DS 表 11/图 36，容易被无视）

• 机理：GD0/GD1 输出级是受控电流源，源电流内部还有一条控制环路，需要外部栅电容作为环路负载才稳定；Ciss 太小→V_GDx 开通沿振铃甚至输出级不稳定。
• 现场现象：栅波形开通沿振铃/台阶；EMI 扫频出现奇怪峰；严重时驱动输出损坏（本库推断）。
• 怎么测：查所选管 Ciss：Q1 若选了超小信号管（Ciss 几百 pF）即中招；示波器看栅极开通沿。
• 怎么解：G-S 并电容补足到 ≥1.5 nF（R_GDx=10 Ω 口径）；或把 I_GD0_drive 配小（GD0 专用，配置更小源电流只需更小容性负载，图 36）。

陷阱 4：轻载高 Vout 时采样窗口被消耗（t_ZCDRS=1.91 µs 与 t_GD0offZCMin=3.33 µs）

• 机理：输出电压在振铃抑制结束后的续流相位内采样（DS §4.2.1.1）；OVP 采样有效性还要求 GD0 关断到首个零交叉 ≥3.33 µs（表 14 条件列）。轻载降频+高 Vout 时退磁时间最短，这两个窗口可能被击穿。
• 现场现象：输出电压读数漂移→Vcs offset 补偿错位（限流随 Vout 的曲线失准）；初级 OVP 误触发或失效。
• 怎么测：最低电压档（5 V）空载~半载扫负载，用示波器量 GD0 关断沿到 ZCD 首个零交叉的时间，对照 3.33 µs。
• 怎么解：重排频率律让轻载频率下探更深（延长退磁时间），或加长突发序列间隔；设计期就用式(4)核对 5 V 档的 V_zcd 是否仍在 1.2~2.8 V 量程内。

陷阱 5：ZVS 参数与实管 C_eqv 不匹配（换件后 ZVS 丢失）

• 机理：能量判据 0.5·Lp·i_neg²>0.5·C_eqv·V_ds² 中 C_eqv（主管 Coss 有效值+变压器寄生电容）因厂家/批次/电压点而变；默认 kZVSonfactor=3200 按 45 W 板主管标定，能量余量本库测算仅 ~1.25×。
• 现场现象：高线（大 V_ds、大 C_eqv 需求）下 vDS 摆不到 0，开通沿出现“鼓包”；效率在高线段异常掉。
• 怎么测：全输入电压范围抓漏极波形，重点 264 Vac；对比 t_GD1on 实测与式(10) 计算值（0.74 ns/V×V_Bulk+31.6 ns）。
• 怎么解：加大 kZVSonfactor（脉宽↑=负磁化↑）并复核 ZVS 脉冲自身损耗；或换 Coss 更小的主管。每换一版变压器/主管，ZVS 参数重新标定一遍——数字可配置在这里在此发挥关键作用。

陷阱 6：VCC 窗口两端越界（<7.2 V 突发掉电 / >19 V 违反应用约束）

• 机理：突发睡眠时辅助绕组平均值随输出纹波下沉，VCC 同步下沉（460 µA 持续消耗）；输出高档位时辅助电压又可能顶破 19 V 上限（DS 表 11 注 4）。PD 全输出档（5~20 V）单绕组整流两端不讨好（本库推导，见 03 步骤 9）。
• 现场现象：轻载（尤其 5 V 档）随机重启/待机功耗偏大（Bang-bang 频繁介入）；或高档位 VCC 长期超限，UVLO 状态机行为异常。
• 怎么测：示波器抓 VCC 全景（分钟级余辉），对照 7.2 V / 9.6 V / 19 V 三条线；突发关断相位最深点放大看。
• 怎么解：核对参考设计 VCC 供电路径（待核实实板方案）；必要时绕组堆叠/串联稳压；C_VCC 按“突发关断期 460 µA×最长关断时间+7.2 V 裕量”复核。

陷阱 7：ZCD 钳位电流超限（R_H 选小了）

• 机理：主管导通期 ZCD 脚被钳在 −0.2 V，辅助绕组负压 (N_aux/N_p)·V_bulk 全部落在 R_H 上：45 W 板 53.4 V/39 kΩ=1.37 mA；R_H 取小或 N_aux/N_p 更大的变压器（高压母线应用）电流直线上升，逼近 AMR 持续钳位 3.5 mA。
• 现场现象：ZCD 分压电阻异常发热、漂移；长期可靠性劣化（无明显即时故障——阴陷阱）。
• 怎么测：算+测：i_zcd=(0.2+(N_aux/N_p)·V_bulk,max)/R_H ≤4 mA（DG 口径）；示波器看导通期 ZCD 负平台是否干净（−180 mV 钳位）。
• 怎么解：加大 R_H 并同步重算 OVP 分压比（式 9 与式 10 是一条链，动一个必核另一个）。

陷阱 8：UART 配置窗口错过（GPIO 只在 Brown-in 前活着）

• 机理：UART 在 VCC Brown-in（9.1 V）后自动禁用、切弱下拉（DS §4.2.13）；产线若在上电晚段才连接，写入被静默拒绝。
• 现场现象：产线偶发“配置未写入”但复测又通过（时序竞态）；批次间参数不一致。
• 怎么测：逻辑分析仪抓 GPIO 上电窗口；在 dpIFGen2 连接状态下做上电复现。
• 怎么解：配置流程前置到母线建立早期；或发软命令保持 UART 在线（DS 支持 on-the-fly 配置）；产测夹具先接后上电（业界经验）。

陷阱 9：睡眠相位保护盲区（DS 表 6 总注）

• 机理：除 UVOFF 外所有保护（含 OCP/OVP/OTP）在突发睡眠相位与保护模式睡眠期不活动——引脚测量与温度传感器都停机。这不是缺陷，是待机功耗与保护覆盖的设计交换，但系统层面要知情。
• 现场现象：极轻载短路/输出短路时响应变慢（等突发唤醒才采样）；待机温升异常时 OTP 不即时动作。
• 怎么测：在突发模式下做输出短路实验，记录从短路到首个保护动作的时间。
• 怎么解：次级侧独立保护（OVP 稳压管/温度保险）后备；把突发退出门限（V_MFIOBMEX=2.02 V）校准到短路时能快速唤醒。

陷阱 10：OTP 配置烧错与固件版本口径（数字方案特有）

• 机理：OTP 一次性写入，物理上不可改；表 8 默认值对应 FW REV 1.4 而文档头写 REV 1.0（DS 译注），个别参数有两种口径（tocp2=600 ns vs 表 17 的 616.2 ns；R_HV 100 kΩ vs 102 kΩ）。
• 现场现象：同型号 IC 不同批次行为差异（固件版本不同）；配置回读与手册默认值对不上。
• 怎么测：.dp Vision 回读全部参数并与受控配置基线比对（CRC/校验和）。
• 怎么解：配置基线纳入版本管理；评估板验证→小批试产→量产烧写的三段流程；来料检验按“回读比对”而非“手册对照”。

陷阱 11：工作点压在频率钳位边界上（V_Bulk≈200 V 或 V_zcd≈1.296 V）

• 机理：特殊频率钳位的进入条件是 V_Bulk>200 V 且 V_zcd<1.296 V（迟滞仅 0.177 V，表 14）。输出电压档位切换（PD 协议跳档）或轻载振荡让 V_zcd 在阈值附近徘徊时，频率在 f_clamp（105 kHz）与频率律曲线之间往复。
• 现场现象：输出纹波叠加低频调制成分（数百 Hz 量级）、偶发可闻噪声；示波器上看开关频率周期性在两组值之间切换。
• 怎么测：长余辉抓 f_SW+MFIO/ZCD，复现协议跳档与轻载振荡工况；对照迟滞窗口核对 V_zcd 摆幅。
• 怎么解：调频率律角点（Vmfio_B/Vmfio_C）把工作曲线与钳位条件错开；分压电阻用 1% 级收窄 V_zcd 散布；确有必要时重新标定 fclamp 配置。

2. 故障排查流程树

【0】安全与工况确认：母线电压、负载档位、环境温度——先固定变量
 │
 ├─【1】IC 活着吗？（VCC 路径）
 │    ├─ VCC 充不到 20.5 V → R_HV/启动单元/C_VCC；i_hv=(V_Bulk−V_CC)/R_HV 逐项算
 │    ├─ 充到 20.5 V 但 1.2 ms 后无脉冲 → 双 Brown-in 条件：I_HV≥1.156 mA？VCC≥9.1 V？
 │    └─ 正常 →【2】
 │
 ├─【2】开关了吗？（GD0 路径）
 │    ├─ GD0 无脉冲 → 保护态甄别：
 │    │    ├─ BOP？ → I_HV<0.443 mA 超 1.09 ms → 母线/NTC/R_HV
 │    │    ├─ MFIOH？ → MFIO>2.41 V 超 31.3 ms → 光耦/次级 CC CV
 │    │    ├─ OCP2？ → CS>0.8 V 超 616 ns → 绕组短路/整流管短路（危险，先断电）
 │    │    ├─ OVP？ → ZCD 采样 >2.75 V 连续 3 次 → 分压比/输出真过压
 │    │    └─ CSP？ → 首三脉冲 >1.5 µs → CS 对地短路
 │    ├─ GD0 有脉冲但输出不对 →【3】
 │    └─ 正常 →【4】
 │
 ├─【3】FFR 链路（本芯片特有的排障段）
 │    ├─ GD1 有无脉冲？ → 无：固件/FFR 使能线电压配置（迟滞 20 V）
 │    ├─ GD1 有脉冲但 vDS 不下摆 → 极性（陷阱 1）/Q1 未开通/Ciss<1.5 nF（陷阱 3）
 │    ├─ 高线才丢 ZVS → C_eqv 不匹配（陷阱 5）→ 调 kZVSonfactor
 │    └─ SR 栅极在 GD1 沿口有毛刺 → 陷阱 2，换 arming 型 SR IC
 │
 └─【4】精度与轻载行为
      ├─ Vout 读数/OVP 异常 → 采样窗口（陷阱 4）/分压精度
      ├─ 轻载重启 → VCC 突发跌落（陷阱 6）
      ├─ 待机功耗超标 → 突发门限/睡眠电流（460 µA）/GPIO 悬空
      └─ 限流随输出档乱跳 → Vcs offset 零点/梯度配置（步骤 7 参数）

3. 布局要点（DG §7 展开）

两条关键开关环路最小化（DG 原文）：

1. 初级功率环：母线电容 V+ → 变压器初级 → Q0 → R_CS（Rsense）→ 母线电容 V−；
2. 次级整流环：变压器次级 → 输出电容 → SR 管 Q100 → 回变压器。

地的规则（DG 原文规则 + 本库执行展开）：

• IC 地星点接到母线电容负端（V−）——CS 采样、ZCD 采样、GND 全部以此为基准；
• ZCD 绕组的地先接滤波电容 C50，再由 C50 地汇入 IC 地；其余引脚的地先汇到 IC 地、再连 C50 地——采样地与滤波地的先后次序决定 ZCD 读数里混进多少开关噪声；
• CS 走 Kelvin：R_CS 到 CS 脚的串联电阻紧贴 IC，采样线不载功率电流。

本库补充（业界经验）：

• HV×4 并联走线等长均流，与 GD0/GD1 拉开距离（启动单元 dV/dt 大）；
• GD1→Q1→ZVS 绕组环路面积最小——它虽是信号级电流（~0.2 A），但沿口 dv/dt 与 GD0 同量级；
• ZVS 绕组与次级绕组的耦合电容是 C_eqv 的一部分：绕组排布变更→ZVS 参数复核（陷阱 5 的布局面）；
• VCC 去耦紧贴脚 11；GPIO 预留测试点但走线短，防天线效应。

3A. 示波器测点速查（排障第一小时怎么摆探头）

安全提醒：vDS 与母线为危险高压，探头/隔离与放电规程先行（业界惯例）。

4. 量产检查清单

精炼要点

上一级：XDPS21071