TEA1995T — 03 典型应用与设计计算

资料来源：NXP TEA1995T 产品数据手册 Rev.3（2017-12-05），应用信息对应 DS 第 12 章，应用图对应图 5/图 6。 精度口径：【DS】= 手册事实；【业界经验】= 工程惯例；手册未给出设计公式与元件取值，本篇算例均为本库示例（假设值已标注，方法为业界惯例），每步算完都复算一遍。

本篇总结

1. 这颗 IC 的“设计”只有四件事：选管（耐压/RDS(on)/Qg）、定 VCC 档位（5 V 逻辑电平 / 12 V 通用）、校验漏极平台 ≤100 V、布好 4 根检测线。没有补偿网络、没有频率设置电阻、没有自举——SR 控制全部内建，外围复杂度低但布线纪律高。
2. Design Requirements 以 12 V/20 A LLC 中心抽头适配器/服务器电源为载体（DS 图 5 拓扑），全部假设值列表可查、每个推导可复算。
3. 选 RDS(on) 的标尺是调平点 −55 mV：满栅/伺服的分界电流 I = 55 mV / RDS(on)*——4 mΩ 管 I*=13.75 A，即 13.75 A 以下环在伺服区（损耗 ≈ I×55 mV），以上环到顶（损耗 = I²RDS(on)）。管子选多大 RDS(on) 取决于你想让分界落在负载曲线哪里【本库分析】。
4. Qg 优先于 RDS(on)【业界经验，本篇步骤 3 的核算】：开通总时序 ≈ 80 ns（td(act)）+ Qg/1 A。Qg=36 nC → 116 ns；LLC 1 MHz 时半谐振周期只有 500 ns，开通时序吃掉 23%。RDS(on) 差 1 mΩ 全载省 0.2 W，Qg 差 20 nC 却让每一拍都迟到。
5. IC 自热是硬约束：P ≈ 2×f×Qg×VCC + VCC×ICC。200 kHz/36 nC/12 V 算例 ≈ 0.186 W，ΔT ≈ 26 °C——安全；但 500 kHz（fmax）+ 60 nC 大管的组合会撞 Ptot=0.5 W 红线，步骤 7 给了完整算法。
6. 两通道是物理独立的：A 通道（脚 8/6/5）对 Qsec1、B 通道（脚 1/3/4）对 Qsec2，一一对应不得交叉；对角脚位决定了 IC 摆位要先于走线规划。
7. 反激变体（DS 图 6）有一个不显眼的门槛：低边 SR 关断时漏极电压 = Vout + 反射电压，轻松超过 DSA 的 100 V DC 极限——反射电压高的反激方案不能直连（第 4 节算例：12 V 输出 + 100 V 反射 = 112 V > 100 V）。
8. 手册给的是“连接规则”（Kelvin、去耦、远离功率线），本篇把它们落成可执行的检查步骤与元件表。

1. 应用场景与 Design Requirements

拓扑：初级半桥（Qprim1/Qprim2 + CHB）→ 中心抽头变压器 TR → 两只低边 SR 管（Qsec1/Qsec2）→ Cout → Vout。TEA1995T 的 A/B 通道分别检测并驱动两只 SR 管【DS 图 5/§8.1】。

Design Requirements 表（示例规格，全部假设值标注“示例”）：

2. 编号设计步骤

步骤 1：SR 管耐压与漏极平台校验

逻辑：管子耐压 ≥ 漏极关断平台 + 裕量；同时平台 ≤ 100 V 才能把 DSA/DSB 直连漏极【DS §8.3/表 4】。

中心抽头次级的关断管平台估算【业界惯例，示例假设】：

导通半周：绕组电压 ≈ Vout + 整流压降 ≈ 12.2 V
关断管漏极平台 ≈ 2 × 绕组电压 ≈ 24.4 V（+ 振铃尖峰按 50% 计 ≈ 37 V）
选管：100 V 管（裕量 2.7 倍）—— 常规选择 ✓
DSA 校验：平台 24~37 V（示例） < 100 V DC → 直连，无需分压 ✓
复算：2×12.2 = 24.4；24.4×1.5 = 36.6 ≈ 37 V ✓

为什么不做分压【业界经验】：分压器把 −400/−55/−50/+150 mV 四个判据同比例缩小，−55 mV 调平环的“尺子”刻度被改——伺服目标失真。能直连就直连。

结果：选 100 V N-MOS，DSA/DSB 直连漏极。

步骤 2：RDS(on) 与 55 mV 调平点的配合

标尺公式【本库整理，基于 DS §8.4 伺服行为】：

分界电流 I* = Vreg(drv) / RDS(on)@满栅
4 mΩ 管：I* = 55 mV / 4 mΩ = 13.75 A
  I < 13.75 A → 伺服区，损耗 ≈ I × 55 mV，栅压欠驱动
  I > 13.75 A → 满栅区，损耗 = I² × RDS(on)
复算：0.055/0.004 = 13.75 ✓

满载导通损耗（中心抽头每管导通占空比 ≈ 0.5 的矩形近似，示例）：

I_rms ≈ Iout × √0.5 = 20 × 0.707 ≈ 14.1 A（谐振正弦实际更低，按波形核算）
P_cond = I_rms² × RDS(on) = 14.1² × 0.004 ≈ 0.80 W/管
复算：14.1² = 198.8 ≈ 199；199 × 0.004 = 0.796 ≈ 0.8 W ✓

选型权衡【本库分析】：

• RDS(on) 越小 → 满载损耗越低，但 I* 越高（3 mΩ → 18.3 A）→ 中低负载更长时间停在伺服区。伺服区损耗 ≈ I×55 mV 与 RDS(on) 无关——管子再好，伺服区里也白好，收益只在满栅区兑现；
• 但伺服区里“白好”的 RDS(on) 换来的是中载就满栅（发热均匀、峰值电流能力富余）——这是低压降大管的隐性价值；
• 12 V/20 A 档的常规落点：3~5 mΩ / 100 V 档 N-MOS（示例）。

步骤 3：Qg 与开通时序预算

时序公式【DS 表 6 数据 + 业界惯例】：

开通总时序 ≈ td(act)(drv) + Qg / I_source(peak)
Qg = 36 nC（示例，@VGS=10 V）：80 ns + 36nC/1.0A = 80 + 36 = 116 ns
复算：36e-9/1.0 = 36 ns ✓

频率视角【本库分析】：LLC 谐振频率 1 MHz 时半周期 500 ns，116 ns 占 23%；200 kHz 时半周期 2.5 μs，占 4.6%。频率越高，Qg 引入的时序代价越重——高频 LLC 选管时 Qg 优先于 RDS(on)（RDS(on) 差 1 mΩ 只影响满载损耗，Qg 大 20 nC 使每个周期都延迟，且延迟期间体二极管按 0.7 V 压降计入损耗，见 02 篇第 5.1 节）。

5 V 供电的修正：I_source @5 V 只有 0.4 A typ → 同管开通时序 = 80 + 36/0.4 = 170 ns，翻倍以上——5 V 应用重新过一遍这一步。

步骤 4：VCC 方案与去耦

档位选择【DS 特性 2.2/§8.5】：

去耦【DS §8.2】：7-2 脚间另加电容、紧贴 IC（“not only with Cout”）。取值 DS 未给——业界惯例 100 nF 陶瓷起步，VCC 走线长/驱动管大时并 1 μF【业界惯例，非手册数值】。机理核算见 01 篇 2.1 节（10 nH → 0.28 V 凹陷）。

UVLO 校验：12 V 轨远高于 Vstart max 4.75 V ✓；5 V 轨要校验最坏跌落 > 4.75 V（Vstart max）。

步骤 5：检测网络（4 线开尔文，无外部元件）

TEA1995T 没有外部检测电阻——检测网络是“走线”而不是“元件”【DS §8.6/§12】：

• DSA/DSB：直连漏极引脚（步骤 1 已校验平台），短线、远离功率回路；
• SSA/SSB：单独感测线贴到源极引脚根部，禁止借用功率地【DS §12 原文】；
• 精度预算：调平迟滞窗 5 mV，1 nH 残余电感在 200 A/μs 下就引入 0.2 V——任何串入感测线的“额外路径”都不可接受（02 篇第 7 节）；
• 串阻问题：检测脚串联小电阻（百 Ω 级）滤噪是业界偶见做法，但会与输入阻抗构成分压/滤波，改变伺服环带宽与判据比例尺，DS 未给任何串阻指引（待核实）——本库建议不加，靠布线解决噪声。

步骤 6：两通道独立配置

• 对应关系：A 通道（GDA-8/DSA-6/SSA-5）↔ Qsec1；B 通道（GDB-1/DSB-3/SSB-4）↔ Qsec2，一一对应，不交叉【DS 图 5】；
• 布局顺序【业界经验】：先定两只 SR 管位置 → IC 摆到两管中间偏下、旋转到 A 朝左管 B 朝右管（对角脚位，01 篇第 1 节）→ 检测线最先走（最娇贵）→ 驱动线次之 → 功率回流最后；
• 两通道无共模判据：调试时两臂波形独立验证，不能拿 A 臂正常推断 B 臂正常（04 篇流程树第 3 步）。

步骤 7：IC 自身热核算（Ptot 0.5 W 红线）

公式与算例【DS 表 4/5 数据 + 业界惯例公式】：

P_IC ≈ 2 通道栅驱动 + 静态
     = 2 × f × Qg × VCC + VCC × ICC(oper)
200 kHz，Qg=36 nC，VCC=12 V：
  栅驱动：2 × 200e3 × 36e-9 × 12 = 0.173 W
  静态：  12 × 1.1e-3            = 0.013 W
  合计 ≈ 0.186 W < 0.5 W ✓
温升 ΔT = P × Rth(j-a) = 0.186 × 140 ≈ 26 °C → Tj ≈ 50 + 26 = 76 °C（Ta=50 °C）< 125 °C ✓
复算：200e3×36e-9 = 7.2e-3；×12 = 0.0864；×2 = 0.173 ✓
     0.186×140 = 26.0 ✓

撞线场景预警【本库分析】：保守口径把 Qg×VCC 全记在 IC 头上（实际约一半耗散在栅极回路阻抗上【业界共识，作为裕量保留】）。极端组合 500 kHz（fmax）+ Qg=60 nC + VCC=12 V：

P = 2 × 500e3 × 60e-9 × 12 + 0.013 = 0.72 + 0.013 = 0.73 W > 0.5 W ✗ 超限

对策：降 Qg、降 VCC（如 12 V→5 V 逻辑电平方案，栅压 4.95 V → 栅驱动项降到 0.72×(4.95/12)≈0.30 W）或加铜散热【业界经验】。注：上例近似中栅驱动项随 VG(max) 而非 VCC 缩放，此处按 VCC 保守计。

3. 关键元件选型表

4. 多输出反激变体（DS 图 6）

• 结构：单管反激（Qprim）+ 两路次级输出（Vout1/Vout2），各配一只低边 SR 管，A/B 通道各司一路【DS 图 6/§1】。图示 VCC 与主输出 Vout1 同轨（读图口径）——该轨电压必须落在 4.5~38 V 且高于 Vstart max 4.75 V；
• 两路输出电压不同、时序同相，通道独立检测恰好匹配“各管看各管的压降”。

门槛校验（本库分析，DS 未明说但由表 4 直接推出）：低边 SR 关断期间，漏极电压 = Vout + 反射电压（n×Vin 折算）：

示例：12 V 输出 + 反射电压 100 V（常见反激设计）：
  关断平台 ≈ 112 V > 100 V（DSA DC 极限）✗ 不能直连

结论：TEA1995T 的反激用法天然适配低反射电压方案（如 5~12 V 低输出 + 小匝比），或反射电压 + Vout 合计 ≤100 V DC 的设计。高反射方案要么降反射电压，要么分压（DS 无方案，待核实，且破坏判据比例尺，见步骤 1）。这一点是 DS 图 6 不会告诉你的选型陷阱——LLC 中心抽头（平台 2×Vout）没这个问题。

反激变体的其余校验（沿用第 2 节步骤，参数替换即可）：

• VCC 若取主输出轨（图 6 读图口径）：该轨最坏跌落后仍须 > Vstart max 4.75 V；副输出电压不同不影响检测（各通道看各自的漏源压降）；
• 反激的 dI/dt 比 LLC 更陡（三角形电流、退磁沿陡）——SSA 开尔文精度核算要按更陡的 dI/dt 重算（02 篇第 7 节方法，把 200 A/μs 换成实际值）；
• 两路输出功率不同 → 两通道的调平分界电流 I* 各自独立（共用同一只阈值 −55 mV，但 RDS(on) 可按各路电流分别选管）——这正是“通道独立”在反激上的直接红利。

5. 调试验证（与 04 篇流程树配合）

1. 开通时刻：VDSA 越过 −400 mV 后约 80 ns，VGDA 应升起；滞后大 → 查 DSA 走线；
2. 导通中段：VGDA 应随电流包络起伏（自适应正常）；恒满幅 → 电流始终在满栅区（正常）或检测值偏低（异常，查 SSA）；
3. 关断时刻：电流过零前 40 ns 级快落；之后 VDS>+150 mV 段 VGDA 应回到并保持低电平（4 Ω 锁定）；
4. 热复核：满载半小时后红外枪测 IC 表面温度，对照步骤 7 的 ΔT 预算。

精炼要点

上一级：TEA1995T